基于MATLAB的分段式电流舵DAC建模与仿真毕业论文

PAGEii目录PAGEi目录基于MATLAB的分段式电流舵DAC建模与仿真毕业论文目录目录 i第一章绪论 11.1课题的研究背景及意义 11.2国内外研究现状及发展趋势 21.3本文的内容及结构 4第二章分段式电流舵DAC的基本原理 52.1电流舵型D/A转换器结构 52.2电流舵D/A转换器的非理想因素 82.3电流舵D/A转换器的性能参数 13第三章SIMULINK仿真分段式电流舵DAC 223.1SIMULINK简介 223.2用SIMULINK仿真分段式电流舵DAC理想模型 233.3用SIMULINK仿真分段式电流舵DAC非理想模型 39第四章结论 53致谢 54参考文献 55PAGE18基于MATLAB的分段式电流舵DAC建模与仿真PAGE3第一章绪论第一章绪论1.1课题的研究背景及意义现代通信技术、网络技术及电子技术的发展给人们的生活带来了日新月异的变化，使我们的生活和生产快步走进信息时代。当前信息产品的控制和信号处理系统多为数字电路，其核心为数字信号处理器（DSP）、微控制器（MCU）及微处理器（MPU）等CPU，实现方式为软件固化的方式，但是实际生活中的信号多为模拟信号，而电子设备之间的通信也为模拟信号，因此研究模拟信号和数字信号之间的转换具有重要意义。图1.1为当前典型的电子系统示意图。对于实际的电子系统，传感器提供和接收器接收的信号的幅度往往很小，噪声很大，且容易受干扰，甚至无法分辨出有用信号。因此，在信号加工之前，需要对信号进行预处理，。在对信号进行预处理时，要根据实际情况对信号进行隔离，滤波，阻抗变换，放大等操作。当信号足够大时，再进行信号的运算、转换、比较等不同的加工。最后再对信号进行功率放大以驱动负载。然而在对信号进行运算、转换和比较时往往是先经过A/D转换器将模拟信号转换成数字信号后进行的，转换出的数字信号再由计算机或其他数字处理系统进行处理，经处理后，再经过D/A转换电路将信号转换成模拟信号以驱动负载。图1.1模拟电子系统的示意图对模拟信号进行处理的电路称为模拟电路，对数字信号进行处理的电路称为数字电路，因此图1.1所示的系统为模拟-数字混合系统，其中Ａ／Ｄ（Analog-to-Digital）和D/A(Digital-to-Analog)模块为模拟和数字电路的接口电路，其中分段式电流舵D/A(Digital-to-Analog)转换器的建模为本文的研究主题。现代的数字信号处理系统需要高速高分辨率的DAC模块。分段式电流舵结构是最佳选择之一，因为和功能相同的其他结构相比它表现出更好的性能[1]。因为这种转换器复杂的混合信号特性，我们需要大量的模块来充分描述这一系统的运行。出于这一原因，我们需要创造一个精确的能对系统性能有一个完整的展现的模型。在近来的论文中DAC的MATLAB/SIMULINK模型已经有讨论[2].在一些已经开发出来的的模型中行为模型和部分的性能也已有一些研究[3]。对于DAC的优化设计过程，对非理想的行为模型的研究和行为级的静态和动态性能的仿真都对系统级到电路级设计具有很好的指导意义。1.2国内外研究现状及发展趋势在过去几十年里，随着通信技术、多媒体技术和数字化设备的日新月异的发展，数字技术的广泛应用促使了数模转换器DAC的快速发展，推动DAC的设计和制造的长足发展，出许多新结构、新工艺以及各种特殊用途的高速低功耗的DAC不断问世。首先是DAC的制造工艺技术的发展。它几乎涉及双极、CMOS,BiCMOS,SOI,Site,GaAs等所有半导体技术。其中双极、CMOS,BiCMOS这三种工艺是主流工艺技术。CMOSD/A转换器在面积，低压低功耗和高集成度方面占据优势，而BiCMOSD/A转换器具有较高的速度和优良的AC和DC性能。高速高位的D/A产品通常采用特殊工艺，近几年由于CMOS工艺和D/A设计技术的发展以及系统集成技术的需求，D/A转换器的CMOS化，IP化成为主流趋势。不过有时为了某些特殊的性能，也选择BiCMOS或Bipolar工艺。当前在美国和欧洲的一些大学和实验室里有大量的工作人员从事于各种DAC结构的基础研发工作，其中很多工作颇具代表性。美国伊利诺斯大学的Alex.R.Bugej等人研制出14Bit,100MSPS的自修正(Self-Trimming)CMOSDAC，虽然其静态特性受到电流源中元件参数匹配的限制。但所采用的FloatingMSB电流源和跟踪/衰减输出级电路，在确保良好静态线性度的同时得到高的动态线性度，并提高了输出驱动电流。在这个设计中，采用的是电流定标DAC结构。对于电流定标的DAC，由于输出电流可以直接驱动一个电阻负载，而不需要电压缓冲器，因此，这种定标方式DAC的高速线性度很好。这样，对工艺提出更高的要求。为获得更好的静态线性度，诸如修调、校准、动态单元匹配DEM(DynamicElementMatching)等技术，都应用到了电流定标的DAC中，其器件和版图也都有创新的设计。比利时Leuven大学的GeertA.M.VanderPlas等人提出的一种四象跟随机流向开关的新型电流控制结构，实现转换器梯度误差、系统误差因子比传统结构改善约50倍，且无须专门校准即可获得良好的静态线性度。这个设计采用了分段式电流舵结构。高8位通过温度码编码器编码后，形成温度计码，用来控制位电流源的输出。剩下的6位，控制二进制加权电流源，以形成最小6位。该电路最具特色的地方是采用了四象跟随机流向开关技术[3][4]。目前，由于通讯器材，音频，视频等消费电子产品市场和工业控制等领域对高性能数模转换器需求，许多国际知名公司如ADI、TI、MAXIM等都致力于新一代D/A转换器的开发。MAXIM公司生产的MAX555，12位300M的D/A转换器;AD公司的DA9748是8位165MHZ的DA转换器;富士通的MB86061为12位400MHZ的D/A转换器。表1.1提供了一些主要厂商目前典型DAC产品。表1.1目前典型商用DAC产品[3]型号结构位数电源/电源（V）工艺采样频率（MHZ）功耗（mw）DAC904电流舵145/3CMOS165170DAC902电流舵125/3CMOS165170ISL5861电流舵123.3CMOS130103THS5661电流舵125/3CMOS125175DAC2904电流舵145/3.3CMOS125310DAC2902电流舵125/3.3CMOS125310DAC5675A电流舵143.3CMOS400660DAC5686电流舵143.3/1.8CMOS500400通过对国外一些集成电路制造公司的技术资料和产品手册，不难看出，DAC的主要发展趋势是向高分辨率、高转换速率、低功耗、低电源电压、单片化、CMOS方向发展。国内由于在DAC领域发展起步比较晚，所以与国外还存在一定差距，目前已经研制出8、10、12、14、16位的DAC产品或样品[4][5]。与国外同类型产品性能相比我国的DAC产品还存在较大差距，因此，加强DAC领域的研究具有重大意义。1.3本文的内容及结构本文将以分段式电流舵作为研究对象，在MATLAB中SIMULINK下分别建立4+8和6+6的12位分段式电流舵的理想和非理想模型并对他们的执行结果进行分析和比较。本文主体部分分为四章：第一章为绪论。第二章首先将对电流舵型DAC的各种基本结构和原理作介绍。然后介绍有限输出阻抗，电流源失配等非理想因素对DAC性能的影响。最后介绍DAC的主要性能参数，包括量化噪声、INL、DNL、SNR、SNDR、THD、ENOB、SFDR等参数。第三章首先对仿真工具SIMULINK作简单介绍。然后介绍在SIMULINK下4+8和6+6的12位分段式电流舵的理想模型的搭建方法及仿真结果的分析和比较。最后介绍非理想模型的的搭建及仿真结果分析和比较。第四章结论。PAGE17第二章分段式电流舵DAC的基本原理第二章分段式电流舵DAC的基本原理2.1电流舵型D/A转换器结构D/A转换器的功能就是将输入的数字信号转换成模拟量输出，通常这种转换是线性的。电流舵型D/A转换器是目前高速D/A转换器的理想结构之一，本章将以分段式电流舵型D/A转换器为重点介绍其结构。根据数字输入信号的编码方式的不同，我们通常把高速CMOS电流舵D/A转换器分为：二进制权重，温度计码，直接编码，线性编码，混合编码（hybrid）和算法编码等结构。1.二进制权重D/A转换器二进制权重D/A转换器是通过一系列的开关控制二进制权重单元（包括电流源、电阻或电容）来实现数/模转换的。在周期nT内，转换器的输出信号可以写为（2.1）其中为失调幅值，为单位权重，为输入的数字码的第n位。T为D/A转换器的时钟周期，图2.1为二进制权重D/A转换器的结构示意图。这一结构的缺点之一就是对于较多的数字信号输入位，最高位MSB()和最低位LSB()的权重相差比较大，这样转换器就对权重之间的不匹配比较敏感，输出glitch比较大，如果单位权重的匹配误差很大，则D/A转换器的单调性难以保证。二进制权重D/A转换器的优点是开关数目少，数字编码电路的规模小。图2.1二进制权重DA转换器结构2.温度计编码D/A转换器结构温度计编码D/A转换器由一系列的相等权重的单元构成。输入是由二进制转换得到的温度计码，表2.2为3位二进制码到温度计码的对应关系。N位的二进制码对应M=位的温度计码。对于温度计编码D/A转换器nT时刻的模拟量输出值为（2.2）其中各位的权值相等，为，是温度计码的第i位数。温度计编码D/A转换器的结构如图2.2所示。由于各位的权重相等，温度计码D/A转换器各位的权值的匹配比二进制权重D/A转换器要简单。表2.2十进制，二进制，温度计码对应关系十进制二进制温度计码0000000000010010000001201000000113011000011141000001111510100111116110011111171111111111图2.2温度计码D/A转换器结构温度计码D/A转换器适合低分辨率（N8）的电流舵D/A转换器，否则数字电路的规模会比较大。高分辨率D/A转换器使用温度计编码会使连线和版图变得复杂，因为较多位的二进制码转换成温度计码会使数字电路的规模大大增加。3.直接编码D/A转换器结构直接编码D/A转换器结构和温度计编码D/A转换器结构相似，如图2.3所示。图2.3直接编码D/A转换器结构在这一结构中，各单元的权重线性增加，对于N位的转换器需要个单元。输出值为（2.3）其中为直接编码的第i位数。编码器将二进制输入码转换成一位有效码，即只有一位输出为1，而其他输出为0。直接编码会使电路规模比较大，布局比较复杂。4.混合编码D/A转换器结构正如之前我们阐述的，各种结构类型的D/A转换器都有各自的优缺点，于是我们不难想到将不同类型的结构结合起来得到具有较好性能的D/A转换器。如图2.4所示为混合编码D/A转换器结构示意图。图2.4混合D/A转换器结构示意图图中的每个子DAC可以是不同类型的D/A转换器结构。总的分辨率等于每一个子DAC的分辨率的和，即N=。目前广泛应用的混合D/A转换器结构为分段式电流舵结构，如图2.5所示。在这一结构中，权值较高的M位采用温度计编码，权值较低的N-M位为二进制加权。这里需要一个将二进制转换为温度计码的译码器将M位的二进制码转换为位的温度计码，当增大M的值时，电路所需要的开关和互联将成指数增加。然而，其优点是和二进制加权D/A转换器相比，器件的匹配和线性度得到了较大的提高。其中一个关键的问题是M取何值最合理，通常M的取值为4-8，这要取决于总的位数N。分段式电流舵结构在当前高速高分辨率DAC中应用广泛，在第3章将在SIMULINK环境下分别搭建4+8和6+6的分段式电流舵的理想和非理想模型。2.2电流舵D/A转换器的非理想因素电流舵D/A转换器的理想模型结构如图2.5所示[5]，为了改善不同权重之间的匹配性，对于转换器的第i位，我们用个单位电流源并联实现，而不是用比最低位的晶体管宽倍的晶体管。图2.5a)N-位二进制加权电流舵DACb)输出端接50负载图2.5中的开关由输入的数字信号k控制（2.4）其中是最高位（MSB）而是最低位（LSB）。K的最小值是0，最大值是。第i位的电流值由下式给出（2.5）DAC的总的输出电流由为（2.6）其中T是采样周期，输出值在周期T内保持不变。然而，对于非理想的电流舵DAC，限制性能的非理想因素还包括以下方面：1.电流源失配图2.6考虑到失配误差的电流源模型一个电流源的失配误差模型，如图2.6所示，可以用一个与标称电流源并联的电流源来代表。所有的误差源都可以加在一起并可以用一个连接到DA转换器输出端的误差电流源来代表。理想的输出电流信号由（2.5）式给出。假设电流源有误差。失真的输出电流传送到负载，可以写成额定输出电流和误差电流的和=+（2.7）其中k是由（2.4）式给出的数字码。假设第i位电流源有误差电流，那么总的输出电流为=+（2.8）其中=（2.9）其中是第i位电流的相对误差。在静态情况下，对于不同的输入k，我们假设=。总的输出电流可以写为=+（2.10）实际上，晶体管的偏差是由于制造工艺的偏差引起的，包括梯度误差和随机误差[6][7][8]。氧化层厚度的线性变化以及电源线的电压降产生了梯度匹配误差，梯度误差可以通过版图的合理布局大大降低[9]。对于一个特定的DAC某个电流源的匹配误差是固定的，但是对大量芯片的统计结果表明匹配误差的大小呈现正态分布。用表示输入信号k的平均值，（2.11）首先，我们假设不同电流源的匹配误差是无关的。这是一个粗略的近似，实际上，相邻的晶体管的误差会有比较大的相关性。对于单位电流源，，使相对误差（2.12）它的平均值和标准差分别为（2.13）（2.14）对于第i位的输出电流，期望值为=（2.15）方差为（2.16）由以上两式可得第i位的匹配误差的平均值和标准差分别为（2.17）2.输出阻抗有限大转换器中互联和开关的输出阻抗与寄生阻抗将很大程度上决定其性能。任何非理想的电流源都有一个有限的输出阻抗并且可以用图2.7的模型表示。当不同的电流源切换到输出端，总的输出阻抗就改变了。当只考虑静态的值，流过负载的电流是（2.18）其中是由（2.5）式给出的DA转换器的额定输出电流，G=1/R是输出电导，R是与信号无关的负载电阻，V是电源电压。在最初的讨论中，我们忽略了。图2.7具有非零输出电导的电流源模型影响动态特性的电抗部分从（2.18）式中我们看到，如果DA转换器的输出电导是恒定不变的，只有增益有所减少并且输出信号中存在一个附加的误差电流，不会使DA转换器的线性降低。如果输出电导与输入信号有关，将会导致增益与信号有关，也就是失真。应用（2.18）式并假设DA转换器的输出电导G与信号有关，则传送到负载的电流可表示为（2.19）其中k表示DA转换器的数字输入信号，由（2.4）式给出，R是负载电阻。输出电导G（k）由图2.5所示的DA转换器结构决定，并且与当前切换到输出端的并联的单元电流源数目有关（由数字输入决定）。假定一单元电流源对应的输出电导为G=1/R,对应第i位，相应的电导为G。转换器总的输出电导由下式给出G（k）=G·+G·2+…+G··=G·k（2.20）其中k的值由（2.4）式给出。我们将把单位输出电导和负载电阻的乘积称为电导率，并表示为G·R（2.21）我们也使用R（2.22）联立（2.6）（2.19）（2.20）式，负载电流可以写为I（2.23）有限的输出阻抗产生的误差电流是由（2.6）式给出的电流与（2.23）式给出的流过负载的电流的差，也就是（2.24）2.3电流舵D/A转换器的性能参数在评估D/A转换器的性能时，需要从分辨率、采样速率、非线性误差、信噪比、无杂波动态范围、功耗和芯片面积等多方面综合考虑，其中分辨率、采样速率、信噪比、无杂波动态范围是最主要的指标。通常情况下，通过静态特性参数、动态特性参数及频域特性参数来综合评估数据转换器的性能，并进行性能优化。本节将系统介绍静态参数和动态参数和频域特性参数。2.3.11.分辨率（resolution）分辨率即输入数字发生单位数码变化时，所对应输出模拟量(电压或电流)的变化量。可见，N位分辨率意味着转换器能区分个截然不同的模拟级。分辨率不是转换器准确性的必要特征，通常指数字码输入的位数。2.量化噪声（quantizationerror）D/A转换器实际输出值与其相应的理想输出值之间的差值就是D/A转换器的量化噪声。为了便于解释，我们将低分辨率的D/A转换器的输出值视为离散值。假设输入数字信由最小值递增变化到最大值，如图2.8所示，每个数字信号间隔实际的输出信号，是一个阶梯函数，而理想的输出信号，是一个斜坡函数。于是量化误差的功率为（2.25）其中为量化误差，在时间间隔，量化误差为=（2.26）误差功率可以计算为（2.27）图2.8D/A转换器的传输函数3.微分非线性(DNL)和积分非线性(INL)误差在实际的DA转换器中，由于非理想的电路元件，其传输函数上的理想值与实际值会发生偏移，如图2.9所示。图2.9考虑DNL和INL的传输函数为了便于区分实际值和理想值，所有的实际值加～标示，即对应理想的模拟输出值而表示实际值。如果将理想的D/A转换器相邻两输出值之差定义为理想步长，则实际步长和理想步长的差值即为微分非线性误差（DNL）。即（2.28）我们通常又把它化为相对误差的形式（2.29）D/A转换器的实际输出信号与理想信号的差值为积分非线性误差（INL）。可以表示为（2.30）微分非线性(DNL)和积分非线性(INL)误差之间有关系式=（2.31）非线性误差通常是由低频输入信号测量得到，这样可以将高频信号的动态误差排除在外。微分非线性(DNL)和积分非线性(INL)误差通常用来描述D/A转换器的静态特性。4.失调误差（offseterror）令的总平方和对的偏导等于0，就可以得到D/A转换器的失调误差，即（2.32）（2.33）所以=(2.34)我们不难看出D/A转换器的失调电压即为所有的误差的平均值。5.增益误差（gainerror）图2.10D/A转换器的增益误差a)线性增益误差b)非线性增益误差如图2.10所示，D/A转换器的增益分为线性增益和非线性增益两种。与理想的直线相比，实际的输出存在线性误差（如图a）和非线性误差（如图b）。实际的D/A转换器的输出信号包括线性增益误差和失调误差，可以表达为（2.35）其中A为增益误差而实际的输出非线性增益为（2.36）6.单调性(monotonicity)如果DAC的输出信号随输入的数字信号增加而增加，则转换器具有单调性，非单调DAC的例子如图2.11所示。当对于所有的输入数字信号满足以下两式时，（2.37）（2.38）就可以保证单调性。但必须指出的是具有单调性的DAC不一定满足以上两式，有一些DAC在结构设计上使其满足单调性，如温度计编码的DAC。图2.11非单调行为DAC的传输特性2.3.2在D/A转换器中，除了由器件的失配产生的误差外，在输入信号变化较快时还存在其他的误差来源。这些误差通常与输入信号的幅度和频率有关并随输入信号的幅度和频率的增加而增加。在之前的章节我们只是认为D/A转换器工作在一些离散的时间点，然而，现在我们开始考虑两次采样点之间的动态效应。这些动态误差源对D/A转换器的动态特性有显著的影响，特别是在较高的时钟频率和信号频率下。1.建立时间（setuptime）当D/A转换器的输入信号变化时，理想的输出信号应该立即从起始值，变化到下一个值如图2.12D/A转换器的建立行为的比较由于电路的非理想因素，输入数据变化时，D/A转换器的实际的起始和终值分别为和。D/A转换器的实际的模拟输出信号并不能立即变化，实际的D/A转换器的输出电路存在一定的建立时间。它决定了电路的最高工作速度。输出信号的建立可以分为两个阶段，一个非线性的快速转换阶段和一个线性的建立阶段。非线性的快速转换阶段应该尽可能的小，因为它会增加建立时间并在模拟信号中引入失真。假设D/A转换器的输出幅值为，（2.39）其中为t等于时的初始值，为D/A转换器的时间常数，T为开关周期。所以kT与kT+T之间形成的建立误差为-（2.40）2.毛刺(glitch)当D/A转换器的不同位的开关时间不匹配时，在一个较短的时间间隔，输出端可能会出现错误的信号。例如当信号从0111111变化到1000000时，如果最高位的开关比最低位的开关快，那么就会出现1111111的错误状态。如图2.13用一个脉冲来等效输出端的毛刺。图2.13用一个脉冲来等效输出端的glitch表示一个时钟周期内毛刺的功率大小，表示采样周期，则（2.41）假设最大的毛刺幅值为数码各位全1时的幅值（2.42）由此得出最大的毛刺的功率为(2.43)而相同周期的量化噪声为(2.44)由于毛刺的功率必须小于量化噪声，即<(2.45)<(2.46)3.时钟馈通（ClockFeedthrough,CFT）由于时钟控制的开关存在寄生电容，时钟信号会影响输出的模拟信号。对于电流舵D/A转换器，时钟馈通发生在电流开关处。通过减小寄生电容可以减小时钟馈通。2.3.3D/A转换器的频域特性参数对于应用于通信系统中的DAC而言，只用INL和DNL来描述其性能是不够的。必须引入如信噪比（SNR）和无杂波动态范围（SFDR）等频域参数。我们通常用一个单一频率的数字正弦波来测试D/A转换器的的性能，但更加接近实际是基于多种频率的数字正弦波作为输入信号。1.信号噪声比（Signal-to-NoiseRatio，SNR）对于N位的DAC，当输入的数字正弦波的最大幅值为并且平均功率可以表示为（2.47）信噪比就可以表示为（2.48）用分贝表示（2.49）从上式不难看出，DAC分辨率每增加一位，信噪比就增加6dB。为了简便，下面省略下标dB。需要指出的是只有输入信号为满幅正弦波时（2.49）式才成立。2.无杂波动态范围（Spurious-FreeDynamicRange，SFDR）无杂波动态范围（SFDR）是基于某一固定频率的基波功率与最大谐波功率的比值，正弦波的最大谐波为三次谐波，则SFDR=（2.50）其中为基波功率，为最大谐波功率，SFDR的单位为dBc或dBFS。3.谐波失真（）第k次谐波的谐波失真定义为第k次谐波的功率与基波功率的比值。=10（2.51）其中为第k次谐波的功率，为基波功率。谐波失真为负值。4.总谐波失真（TotalHarmonicDistortion，THD）总谐波失真（THD）定义为在一特定频率下总的谐波失真功率和基波功率的比值THD=(2.52)其中为第k次谐波的功率，为基波功率。因为谐波的数量是无限的，我们通常只计算前10-20个谐波的功率。5.信号噪声失调比（Signal-to-Noise-and-DistortionRatio，SNDR）信号噪声失调比（SNDR）是基于某一特定频率的信号功率与噪声功率加总谐波功率的比值。可表示为(2.53)其中为信号功率，为噪声功率，为谐波功率。6.有效位数（EffectiveNumberofBit,ENOB）(2.54)7.多音功率比（Multi-TonePowerRatio,MTPR）在多音测试中，多音功率比是一个重要的参数，定义为(2.55)其中，=为多音功率平均值，为左频谱的音频功率，MTPR的单位为dB。8.动态范围（DynamicRange，DR）满量程（FS）信号与最小输入信号（SNDR=0）之间的范围即为数据转换器的动态范围，可表示为DR=（2.56）PAGE51第三章SIMULINK仿真分段式电流舵DAC第三章SIMULINK仿真分段式电流舵DAC本章将分别给出了4+8和6+6的12位分段式电流舵DAC的行为级模型。该系统模型是通过SIMULINK环境下构建一系列的子系统来实现的。为了证实这一模型，我们将分别对4+8和6+6的12位的分段式电流舵DAC进行了仿真并探究了该系统在非理想情况下运行的工作特性。3.1SIMULINK简介SIMULINK是MATLAB软件的扩展，它是实现动态系统建模和仿真的一个软件包，它与MATLAB语言的主要区别在于，其与用户交互接口是基于Windows的模型化图形输入，其结果是使得用户可以把更多的精力投入到系统模型的构建，而非语言的编程上。所谓模型化图形输入是指SIMULINK提供了一些按功能分类的基本的系统模块，用户只需要知道这些模块的输入输出及模块的功能，而不必考察模块内部是如何实现的，通过对这些基本模块的调用，再将它们连接起来就可以构成所需要的系统模型，（以.mdl文件进行存取），进而进行仿真与分析。SIMULINK模型的一般结构包括信源、系统、信宿三部分，如图3.1所示。信源信源（source)系统（system)信宿（sink）常数、信号发生器、时钟信号示波器、图形记录仪、数字显示仪图3.1SIMULINK模型的一般结构SIMULINK模型可以用来模拟线性或非线性、连续或离散或两者混合的系统，它可以用来模拟几乎所有的可遇到的动态系统。SIMULINK没有单独的语言，但提供了S函数规则。所谓S函数可以是一个M文件、FORTRAN程序、C或C++语言程序，通过特殊语法规则使之能够被SIMULINK模型或模块调用。S函数使SIMULINK更加充实、完备、具有更强的处理能力。同MATLAB一样，也不是封闭的，它允许用户可以很方便地定制自己的模块和模块库。综上所述，SIMULINK是一种开放性的，用来模拟线性或非线性的和连续或离散的，或者两者混合的动态系统的强有力的系统仿真工具。3.2用SIMULINK仿真分段式电流舵DAC理想模型分段式电流舵的结构一般用于高速高分辨率的DAC，正如我们之前的章节讨论的，其以更复杂的电路结构并且消耗更大的芯片面积为代价而兼具了二进制加权和温度计码结构的优点。如图3.2所示，二进制加权电流舵结构中每一位的电流源由个单位电流源并联组成。由于这种结构会产生较大的毛刺并对电流源失配比较敏感，不适合用于分辨率6-8位以上的DAC。如图3.3所示为温度计码结构，它的每一位的电流源由相同数量的单位电流源并联组成，该结构可以减小毛刺并且对电流源失配不敏感，但对于分辨率大于7-8位的DAC，该结构会使开关数量和互联的规模大大增加。于是，较好的选择是对于一个N位的DAC，高M位用温度计码结构，剩下的N-M位用二进制加权结构，即分段式电流舵结构，如图3.4所示，温度计码控制的每一个开关连接了相同数量的单位电流源。12位的输入二进制码分成了低8位的开关二进制加权电流源和高4位的温度计码，这4位解码后控制15个权值相同的电流源。显然需要在二进制输入端插入一个解码器使它完成二进制到温度计码的转换。图3.2二进制加权电流舵DAC结构图3.3温度计码电流舵DAC结构图3.4分段式电流舵DAC结构1.（4+8）12位分段式电流舵DAC的理想行为模型基于图3.4所示的结构，在SIMULINk下搭建的（4+8）12位分段式电流舵DAC的理想行为模型如图3.5所示，这一模型包括了一个12位的数字信号发生器，一个4位二进制到15位温度计码的解码器，一个8位的二进制加权subDAC和一个15位的温度计码subDAC。其中为了使到达两个subDAC的信号延时相同，低8位的输入信号与二进制加权subDAC之间加了一个8位二进制到8位二进制的伪解码器。二进制加权subDAC和温度计码subDAC的输出码加在一起形成整个DAC系统的正向模拟输出。而它们各自subDAC的补码加起来形成整个DAC系统的反向模拟输出。图3.512位分段式电流舵DAC的理想行为模型（4+8）12位的数字信号发生器内部由12个PulseGenerator（脉冲发生器）模块构成，其中一个单元如图3.6。从低位到高位，每一个PulseGenerator（脉冲发生器）的脉宽以2倍依次递增，从而产生的输入信号为12位二进制从全0…0递增到全1…1。输入信号波形如图3.7图3.6数字信号发生器图3.7输入斜坡信号4位二进制到15位温度计码的解码器内部如图3.8所示，为使每一路信号的延时相同，每一路信号都经过与、或、非三个逻辑模块。以下是4位二进制到15位温度计码的解码器从高位到低位的逻辑函数表达式：out15=out14=out13=+out12=out11=++out10=+out9=+out8=out7=++out6=+out5=+out4=out3=+out2=out1=温度计码subDAC中其中一位开关控制的理想电流源模型如图3.9所示。15位电流源权值（Constant模块表示）都为256，三输入的Switch模块，当中间的控制信号（输入的温度计码信号）大于阈值电压时，第一个端子的信号送到输出端，而中间的控制信号小于阈值电压时，第三个端子的信号送到输出端。从而形成开关控制的理想电流源模型。二进制加权subDAC内部结构模型如图3.10，各位的权值由Constant模块值确定。将输出的正反两路信号加到Scope模块，仿真运行可得输出波形如图3.11（a）所示，由纵坐标可以看出，输出值由0增加到3，这里我们假设电源电压为3V。曲线的局部放大如图3.11(b)、（c）所示。图3.84位二进制到15位温度计码解码器图3.9温度计码subDAC中开关控制的理想电流源模型图3.10二进制加权subDAC内部结构图3.11a)12位（4+8）分段式电流舵DAC的理想模型输出图3.11b)正向输出局部放大图图3.11c)反向输出局部放大图为测试该理想模型的动态参数，需在输入端加一个12位的满幅数字正弦波，数字正弦波发生器模块如图3.12所示。图3.1212位的数字正弦波产生模块正弦波由SineWave模块产生，其产生的正弦信号先送入取整函数模块(RoundingFunction)取整，然后由十进制到二进制的转换模块（IntegertoBitConverter）转换成12位的二进制，再由Demux模块将12位二进制数分别输出。输出12位的数字正弦波的波形如图3.13所示。图3.1312位的数字正弦波的波形仿真时采样频率设定为40MHz，输入数字正弦波频率为1.5MHz。将DAC理想模型的输出数据通过ToFile模块写入文件，并用程序测试得出该DAC理想模型的主要特性参数为：SNR=74.0600THD=-99.9349SFDR=102.9935ENOB=12.0081DR=72.2451测试得到的输出信号的波形和频谱分别如图3.14和3.15所示。图3.14输出正弦信号的波形图3.15输出正弦信号的频谱2.（6+6）12位分段式电流舵DAC的理想行为模型在SIMULINk下搭建的（6+6）12位分段式电流舵DAC的理想行为模型如图3.16示。与（4+8）12位分段式电流舵DAC的理想行为模型不同的是6+6的结构增加了温度计编码的位数而相应减少了二进制编码的位数。高6位采用温度计码，低6位采用二进制码。与（4+8）结构相比，（6+6）结构的数字电路部分的规模大大增加。6位二进制码到63位温度计码的解码器子模块的内部结构如图3.17所示。图3.16（6+6）12位分段式电流舵DAC的理想行为模型以下是6位二进制到63位温度计码的解码器从高位到低位的逻辑函数表达式：out1=out2=out3=+out4=out5=+out6=+out7=++out8=out9=+out10=+out11=++out12=+out13=++out14=++out15=+++out16=out17=+out18=+out19=++out20=+out21=++out22=++out23=+++out24=+out25=++out26=++out27=+++out28=++out29=+++out30=+++out31=++++out32=out33=+out34=+out35=++out36=+out37=++out38=++out39=+++out40=+out41=++out42=++out43=+++out44=++out45=+++out46=+++out47=++++out48=+out49=++out50=++out51=+++out52=++out53=+++out54=+++out55=++++out56=++out57=+++out58=+++out59=++++out60=+++out61=++++图3.176位二进制到63位温度计码解码器out62=++++out63=温度计码subDAC中其中一位开关控制的理想电流源模型如图3.18所示,与4+8结构不同的是，因为高6位为温度计码，所以其每一位的权值为64。二进制加权subDAC内部结构模型与4+8的结构类似，不同的是该subDAC只有6位二进制输入信号，最高权值为32。如图3.19所示。图3.186+6结构中温度计码subDAC中理想电流源模型图3.196+6结构中二进制码subDAC中理想电流源模型在输入端加如图3.7所示的12位全0到全1递增的信号，可得与4+8结构相同的输出波形，如图3.20a)、b)、c)所示图3.20a)（6+6）12位分段式电流舵DAC理想行为模型输出b)正向输出局部放大c)反向输出局部放大为测试该理想模型的动态参数，需在输入端加一个如图3.13的12位的数字正弦波，仿真时采样频率设定为40MHz，输入数字正弦波频率为1.5MHz。将DAC理想模型的输出数据通过ToFile模块写入文件，并用程序测试得出该DAC理想模型的主要特性参数为：信噪比SNR=74.1130总谐波失真THD=-98.7804无杂波动态范围SFDR=101.8044有效位数ENOB=12.0163动态范围DR=72.2451与4+8结构的主要特性参数作比较，我们可以看到，对于理想模型4+8结构和6+6结构性能相同。（6+6）12位分段式电流舵DAC的理想行为模型的输出信号波形和频谱分别如图3.21和3.22所示图3.21（6+6）12位分段式电流舵DAC理想模型输出正弦信号的波形图3.22（6+6）12位分段式电流舵DAC理想模型输出正弦信号的频谱3.3用SIMULINK仿真分段式电流舵DAC非理想模型1.非理想的电流源行为模型根据第二章2.2节讨论的电流舵D/A转换器的非理想因素，在SIMULINK下搭建的非理想的电流源行为模型如图3.21。图3.21非理想的电流源行为模型正如我们在2.2节对图2.6给出的电流源失配模型的讨论，失真的输出电流传送到负载，可以写成额定输出电流和误差电流的差。即=-（3.1）其中k是由（2.4）式给出的数字码。图3.21中Constant模块的权值对应式中的大小，而误差电流由模块Bias模拟，相当于在Constant模块的输出信号加一个微小的偏移量。我们在2.2节讨论过，电流源晶体管的偏差是由于制造工艺的偏差引起的，包括梯度误差和服从正态分布的随机误差[7][8][9]。氧化层厚度的线性变化以及电源线的电压降产生了梯度匹配误差，由于梯度误差可以通过版图的合理布局基本消除[10]，这里的行为模型只考虑随机匹配误差。于是通过如图3.22的模块产生一组方差可设定的服从正态分布的随机数作为每一位的电流源中的Bias模块中的偏移量的值。图3.22随机数产生模块电流源的另一个主要的非理想因素输出阻抗有限大则由图3.21模型中的subsystem模块来模拟，在此给出2.2节中2.24式：基于上式搭建的subsystem内部结构如图3.23所示，Rratio对应式中，为负载电阻与电流源输出电阻的比值。电源电压Vdd设置为3V，负载电阻Rload设置为50。该模块的输出即为输出阻抗有限大产生的误差电流。图3.23输出阻抗有限大的模拟2.（4+8）12位分段式电流舵DAC非理想模型执行结果在该模型的本次仿真中我们设置负载电阻与电流源输出电阻比值=0.0001，电流源匹配误差值的方差为0.1。如图3.24，将（4+8）12位分段式电流舵DAC理想和非理想模型分别封装为子系统模块并分别将它们的正反两路输出信号加到scope模块，可得输出波形如图3.25a)。从图中不难看出，非理想模型的输出曲线与理想的输出曲线出现了偏离，根据第二章中对输出阻抗有限这一非理想因素的讨论，我们有（3.2）该偏移量是由于非理想电流源中输出阻抗有限这一非理想因素造成的。图3.25b)和3.25c)分别为非理想模型正反两路输出信号的局部放大，与理想输出相比，非理想输出信号的步长在变化并且局部出现非单调性，这是由电流源失配这一非理想因素引起的。图3.24对输出信号进行比较图3.25a)非理想（4+8）12位分段式电流舵DAC输出波形图3.25b)正向输出局部放大图3.25c)反向输出局部放大为测试该非理想模型的微分非线性（DNL）和积分非线性（INL），基于以下两式而搭建的模型分别如图3.26、3.27所示。对应理想的模拟输出值，而表示实际值，这里理想步长=,我们假设电源电压为3V。测试得到的DNL和INL分别如图3.28、3.29所示。图3.26DNL测试图3.27INL测试图3.28测试得到的DNL图3.29测试得到的INL为测试该非理想模型的动态参数，需在输入端加一个如图3.13的12位的数字正弦波，仿真时采样频率设定为40MHz，输入数字正弦波频率为1.5MHz。将DAC非理想模型的输出数据通过ToFile模块写入文件，并用程序测试得出该DAC非理想模型的主要特性参数如下信噪比SNR=62.3739总谐波失真THD=-70.5009无杂波动态范围SFDR=71.7444动态范围ENOB=9.9660有效位数DR=72.0355输出信号的波形和频谱分别如图3.30和3.31所示。图3.31（4+8）12位分段式电流舵DAC非理想模型输出正弦信号图3.30（4+8）12位分段式电流舵DAC非理想模型输出正弦信号的频谱.3.（6+6）12位分段式电流舵DAC非理想模型执行结果与（4+8）非理想模型的仿真方法相同，在该模型中我们设置负载电阻与电流源输出电阻比值=0.0001，电流源匹配误差值的方差为0.1，然后将（6+6）12位分段式电流舵DAC理想和非理想模型分别封装为子系统模块并分别将它们的正反两路输出信号加到scope模块，可得输出波形如图3.33a)。与图3.25a)（4+8）非理想模型的特性曲线比较，不难看出，（6+6）非理想模型的输出曲线与理想的输出曲线的偏离较小，这表明输出阻抗有限大这一非理想效应对（6+6）结构的影响更小，从曲线的局部放大也可以看出（6+6）结构的单调性比（4+8）结构有所改善。图3.33b)和3.32c)分别为非理想模型正反两路输出信号的局部放大。图3.32对输出信号进行比较图3.33a)非理想（6+6）12位分段式电流舵DAC输出波形图3.33b)正向输出局部放大图3.33c与图3.26和图3.27所示相同的方法，测试得到（6+6）非理想模型的DNL和INL分别如图3.34、3.35所示。图3.34仿真得到的DNL图3.35仿真得到的INL与（4+8）结构相比，（6+6）结构的DNL与INL都值更小，这也证明了在同等程度的非理想因素下，（6+6）结构降低了电流源不匹配和输出阻抗有限的影响，改善了DAC的性能。为测试该非理想模型的动态参数，需在输入端加一个如图3.13的12位的数字正弦波，仿真时采样频率设定为40MHz，输入数字正弦波频率为1.5MHz。将DAC非理想模型的输出数据通过ToFile模块写入文件，并用程序测试得出该DAC非理想模型的主要特性参数与如下：信噪比SNR=67.7111总谐波失真THD=-74.2751无杂波动态范围SFDR=77.2683有效位数ENOB=10.8122动态范围DR=72.1919与（4+8）结构相比，（6+6）结构的各项性能参数都有提高，与我们在第二章介绍的理论相符。表3.1将理想与非理想模型的各项动态参数作了比较。测试得到的输出信号波形和频谱分别如图3.36和3.37所示。图3.36（6+6）12位分段式电流舵DAC非理想模型输出正弦信号3.37（6+6）12位分段式电流舵DAC非理想模型输出正弦信号的频谱表3.1理想模型与非理想的参数比较模型参数理想模型非理想模型=0.0001mismatchvariance=0.14+86+64+86+6SNR74.060