VHDL与可编程器件3剖析_第1页
VHDL与可编程器件3剖析_第2页
VHDL与可编程器件3剖析_第3页
VHDL与可编程器件3剖析_第4页
VHDL与可编程器件3剖析_第5页
已阅读5页，还剩29页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

什么是VHDL语言？V

HDL–IEEE

Std

1076-1987

(called

VHDL

1987)–IEEE

Std

1076-1993

(called

VHDL

1993)一个完整的VHDL设计实例2选1多路选择器的VHDL描述库LIBRARY

IEEE

;USE

IEEE.STD_LOGIC_1164.ALL

;ENTITY

IS程序包实体PORT(

:

IN

BIT

;:

IN

BIT;:

OUT

BIT

)

;END

ENTITYmux21a实体;ARCHITECTURE

OFBEGINISWHEN;'

ELSE结构体mux21a结构体END

ARCHITECTURE

;VHDL基本结构1、库、程序包使用说明；2、实体说明；3、与实体对应的结构体说明；1、库(Library)：专2、包集合(Package)：存3、实体(Entity)：用4、构造体(Architecture)：用5、配置(Configuration)：安ENTITY实体名

IS[GENERIC(类属表)；][PORT(端口表)；]END[ENTITY][实体名]；GENERIC([常数名：数据类型[：设定值]{；常数名：数据类型[:=设定值

]})；GENERIC(WIDTH：INTEGER:=16)；WIDTHPORT(端口名：端口模式

数据类型；{端口名：端口模式

数据类型})；ENTITY实体名

ISPORT（端口名:端口模式

数据类型名;端口名:端口模式

数据类型名;端口名:端口模式

数据类型名;端口名:端口模式

数据类型名;端口名:端口模式

数据类型名）;END

实体名

;端口模式:INOUTBUFFER

INOUT数据类型：STD_LOGICSTD_LOGIC_VECTOR(7DOWNTO0

)INTEGERREALBITBIT_VECTOR（0

TO7）EITITY

设计时注意点llll一个完整的结构体一般由两个基本层次组成：1、对数据类型、常数、信号、子程序和元件等元素的说明部分。2、描述实体逻辑行为的，以各种不同的描述风格表达的功能描述语句。ARCHITECTURE

结构体名OF

实体名IS[说明语句;]BEGIN[功能描述语句;]END[ARCHITECTURE][结构体名]；(1)

并行语句

-----

并行语句总是在进程语（PROCESS）的外部，该语句的执行与书写顺序无关，总是同时被执行;(2)顺序语句-----顺序语句总是在进程语句（PROCESS）的内部，从仿真的角度，该语句是顺序执行的;CONFIGURATION

配置名

OF实体名IS[说明语句]END配置名；本次课程内容小结：库、

人人文库> 全部分类> 应用文书 > 项目管理

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论