TTL和CMOS区别及应用特点_第1页
TTL和CMOS区别及应用特点_第2页
TTL和CMOS区别及应用特点_第3页
TTL和CMOS区别及应用特点_第4页
TTL和CMOS区别及应用特点_第5页
已阅读5页,还剩27页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

载TTL和CMOS的区别S载否能够匹配(VOL要小于VIL,VOH要大于VIH,是指一个连接当中的)。有就L**************************************************************************************************************在室温下,一般输出高电平是3.5V输出低电平是0.2V。载3.3v),所以互相连接时需要电平的转换:就是用两个电阻对电平分压,没有什COMS越热,御措施:5、TTL门电路中输入端负载特性(输入端带电阻特殊情况的处理):载联电阻小于910欧时,它输入来的低电平信号才能被门电路识别出来,串联电载TTL电平(L电平:小于等于0.8V;H电平:大于等于2V)ccCMOS器件不用的输入端必须连到高电平或低电平,这是因为CMOS是高输入阻抗器件,理想状态是没有输入电流的.如果不用的输入引脚悬空,很容易感应到干扰信号,影响芯片的逻辑运行,甚至静电积累永久性的击穿这个输入端,造成芯片失效.另外,只有4000系列的CMOS器件可以工作在15伏电源下,74HC,74HCT等都只能工作在5伏电源下,现在已经有工作在3伏和2.5伏电源下的CMOS逻辑电路芯片了.载3:输出高电平(Voh):保证逻辑门的输出为高电平时的输出电平的最小值,须大于此Voh。4:输出低电平(Vol):保证逻辑门的输出为低电平时的输出电平的最大值,必须小于此Vol。对于一般的逻辑电平,以上参数的关系如下:Voh>Vih>Vt>Vil>Vol。6:Ioh:逻辑门输出为高电平时的负载电流(为拉电流)。7:Iol:逻辑门输出为低电平时的负载电流(为灌电流)。8:Iih:逻辑门输入为高电平时的电流(为灌电流)。9:Iil:逻辑门输入为低电平时的电流(为拉电流)。门电路输出极在集成单元内不接负载电阻而直接引出作为输出端,这种形式的门称为开路门。开路的TTL、CMOS、ECL门分别称为集电极开路(OC)、漏极开路(OD)、发射极开路(OE),使用时应审查是否接上拉电阻(OC、OD门)或下拉电阻(OE门),以及电阻阻值是否合适。对于集电极开路(OC) (1):RL<(VCC-Voh)/(n*Ioh+m*Iih)载 (2):RL>(VCC-Vol)/(Iol+m*Iil)**************************2.COMS的逻辑电平范围比较大(5~15V),TTL只能在5V下工作差4.CMOS功耗很小,TTL功耗较大(1~5mA/门)载英时店听兴口斤子港茄)并讲冊伯一沼动|淤细流遂成任比。四注省珊烟|苔挚子O“流听協赫”。-、任刚冊伯省注冷进制吕片遂任四举子尚斗涨计省斤肖冊品品命子辟磁弧冯省y承京好洪总计”子瓣冊济涨计垛訝间账M協片…y秘荊M協子尚斗冊济垛訝间账M赫好涨。於郎流亦遂棉將承间沼子珊烟多今口子遂任粱并联碎淋泳沼省而|般片子短品冊济)瓣冊济一省而烧坏珊件。於硬件斤省凹沼O后口尚三讲口)小-载三态门(ST门)主要用在应用于多个门输出共享数据总线,为避免多个门输出同时占用数据总线,这些门的使能信号(EN)中只允许有一个为有效电平(如高电平),由于三态门的输出是推拉式的低阻输出,且不需接上拉(负载)电阻,*a)什么是Setup和Holdup时间?setuptime稳定不持时间(holdtime)是指在触发器的时钟信号上升沿到来以后,数据稳定不变后顺序,并不是同时变化,往往会出现一些不正确的尖峰信号,这些尖峰信号称载就是把D触发器的输出端加非门接到D端。Cf)请画出微机接口电路中,典型的输入设备与微机接口逻辑示意图(数据接口、控制接口、所存器/缓冲器)。载CMLCML输出是匹配好谈谈谈谈TTL和CMOS电平(转贴)TTLTTL——Transistor-TransistorLogicLSTTLSTTL——SchottkyTTLASTTLASTTL——AdvancedSchottkyTTLALSTTLALSTTL——AdvancedLow-powerSchottkyTTLFairchildAdvancedschottkyTTLCMOSCMOS——Complementarymetal-oxide-semiconductorHCHCHCTHighspeedCMOSLogicHCTTTL兼容)ACAC/ACT——AdvancedCMOSLogic(ACT与TTL电平兼容)(亦称ACL)AHCAHC/AHCT——AdvancedHigh-speedCMOSLogic(AHCT与TTL电平兼容)TFairchildAdvancedCMOSTechnology1,1,TTL电平:输出高电平>2.4输出高电平>2.4V,输出低电平<0.4V。在室温下,一般输出高电平是3.5V,输出低电平是是0.2V。最小输入高电平和低电平:输入高电平>=2.0V,输入低电平<=0.8V,噪声容限是是4V。2,2,CMOS电平:V宽的噪声容限。因因为TTL和COMS的高低电平的值不一样(ttl5v<==>cmos3.3v),所以互相连接要要电平的转换:就是用两个电阻对电平分压,没有什么高深的东西。哈哈44,OC门,即集电极开路门电路,OD门,即漏极开路门电路,必须外界上拉电阻和电源才能才能将开将开关电平作为高低电平用。否则它一般只作为开关大电压和大电流负载,所以又叫做驱5,5,TTL和COMS电路比较:11)TTL电路是电流控制器件,而coms电路是电压控制器件。22)TTL电路的速度快,传输延迟时间短(5-10ns),但是功耗大。COMSCOMS电路的速度慢,传输延迟时间长(25-50ns),但功耗低。COMSCOMS电路本身的功耗与输入信号的脉冲频率有关,频率越高,芯片集越热,这是正常常33)COMS电路的锁定效应:COMSCOMS电路由于输入太大的电流,内部的电流急剧增大,除非切断电源,电流一直在增大大。这种效应就是锁定效应。当产生锁定效应时,。这种效应就是锁定效应。当产生锁定效应时,COMS的内部电流能达到40mA以上,很容易容易防防御措施:11)在输入端和输出端加钳位电路,使输入和输出不超过不超过规定电压。22)芯片的电源输入端加去耦电路,防止VDD端出现瞬间的高压。33)在VDD和外电源之间加线流电阻,即使有大的电流也不让它进去。44)当系统由几个电源分别供电时,开关要按下列顺序:开启时,先开启COMS电路得电电6,6,COMS电路的使用注意事项载11)COMS电路时电压控制器件,它的输入总抗很大,对干扰信号的捕捉能力很强。所以以接上拉电阻或者下拉电阻,给它一个恒定的电平。22)输入端接低内组的信号源时,要在输入端和信号源之间要串联限流电阻,使输入的33)当接长信号传输线时,在COMS电路端接匹配电阻。4)当输入端接大电容时4)当输入端接大电容时,应该在输入端和电容间接保护电阻。电阻值为R=V0/1mA.V0是是COMSmA就有可能烧坏COMS。77,TTL门电路中输入端负载特性(输入端带电阻特殊情况的处理):11)悬空时相当于输入端接高电平。因为这时可以看作是输入端接一个无穷大的电阻。22)在门电路输入端串联10K电阻后再输入低电平,输入端出呈现的是高电平而不是低电电它输入来的低电平信号才能被门电路识别出来,串联电阻再大的话输入端就一直呈现它输入来的低电平信号才能被门电路识别出来,串联电阻再大的话输入端就一直呈现高电8,8,TTL电路有集电极开路OC门,MOS管也有和集电极对应的漏极开路的OD门,它的载输输出就叫OCOC门在截止时有漏电流输出,那就是漏电流,为什么有漏电流呢?那是因为当三机管截截0

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论