清华大学VLSI8课件

1

第八章 全定制设计模式2

§1全定制电路的结构化设计特征

结构化设计是由Mead和Conway首先提出来的，其目的是让设计者能够直接参加芯片设计以实现高性能系统。在结构化设计中采用以下几方面的技术。3一、层次性：由于系统规模很大，设计复杂性很高，一般全定制设计首先进行系统划分，将一个系统划分成若干模块，再将模块划分成更小的模块，直至小模块的复杂性达到合适的细节为止。划分的原则之一是模块间连线最少，而将联系紧密的部分划分在同一模块内。5二、模块性

一个系统或电路被划分成模块后，尽管每个模块实现的电路功能并不相同，但它们都有一个明确定义的物理接口，此接口定义了模块名称、功能、层类、尺寸与外部互连端点的数目，名称及位置等。模块性有助于设计人员明确问题并做出文件接口，这样可以将一个任务分成一组子任务，每个人只设计芯片的一部分。6三、规则性

采用单元重复的方法是结构化设计的一种好方法，这样既简化设计，又减少错误，同时使结构规则化。所谓规则化是指模块内部可以随功能而不同，但模块间的接口如电源、地线、时钟线、总线等可以是公共的。规则性可以在设计层次的所有级别上存在。7四、局部性

通过对模块接口的很好定义，可以有效地使该模块的内容变得对任何外部接口不再重要，可以将每个模块看作一个黑盒子。设计时不关心模块内部的情况，这样减少了模块表现的复杂性。9§2 几种全定制设计方法

通常情况下，全定制设计中模块的外形和放置位置都没有限制，除了模块所占区域以外的芯片区域都是布线区。模块上也可以走三层以上的金属线。因此，全定制设计模式除了要遵循基本的几何设计规则，如：线宽、线间距、覆盖、露头等，没有任何其它的物理限制。10

三种CAD工具用于全定制设计模式：

基于几何图形的交互图形编辑符号法积木块自动布图2023/3/2511一、交互图形编辑：

设计者将手工设计好的版图用一个数字化仪输入至计算机并进行编辑，可直接在屏幕上绘制版图。编辑器提供有插入、移动、删除、复制、拉伸等命令，还有联机的的设计规则检查功能，并辅以开窗、缩放、窗口移动等显示功能虽然此方法设计效率低，设计时间长。但由于可得到高集成度和高性能的芯片，因而，此方面仍被广泛用于大批量产品的设计中。2023/3/2513

由于手工设计方法不可避免地会产生错误。因此，必须在版图编辑后进行版图验证。版图验证包括设计规则检查、电学规则检查、版图与原理图对照检查以及电路网表提取，版图寄生参数提取和后模拟。2023/3/2514

CAD公司在提供交互图形编辑软件的同时，也提供版图验证软件。Cadence的Dracula就是一个十分著名的版图验证软件。一个性能良好的版图验证软件可以将设计错误消灭在芯片制造之前，确保芯片的正确性和一定的成品率。2023/3/2515

二、符号法版图设计方法符号法版图设计方法（symboliclayoutapproach）也是一种人工设计方法。它使用晶体管、通孔和连线的符号进行输入和编辑并产生一个拓扑版图。然后再根据给定的设计规则将它转换成物理版图。直接由拓扑版图转换而成的物理版图往往有较多的冗余空间。因此，符号法版图编辑器中还需要提供版图压缩功能，以优化版图面积。2023/3/2517

但由于目前还没有高性能的二维压缩工具，使符号法版图设计方法的布图密度低于手工设计的交互图形编辑方法。Magic是一个著名的符号法版图编辑器，它是由美国加州大学Berkeley分校开发的。有些实用系统把符号法和交互图形编辑集成在一个系统中。如我国PNADA系统中，用户可以用几何图形，也可以用器件符号进行版图编辑。2023/3/2518三、积木块自动布图

2023/3/2519

积木块自动布图（BuildingBlockLayout）又称为任意形状单元布图，简称作BBL。限于实现的困难，大部分的BBL模式版图都为矩形，也可有少量“T”型和“L”型。它们可被安置在芯片的任何位置上。其中模块的版图是预先设计好的。2023/3/2521

BBL模式既具有布图密度高和布图灵活的优点，又具有自动设计高效率的优点，它是一种很理想的设计方法。但由于BBL的布图算法和布图系统较其它设计方法复杂，目前还没有一个很成功的实用系统。从系统的成本和它达到的目标相比，目前也没有显示出它比门阵列和标准单元设计方法更好。2023/3/2522

Cadence推出过一个叫SYMBED的BBL系统。美国加州大学Berkeley分校的BEAR系统是一个著名的BBL系统。它在算法、数据结构和系统构思方面都有很多创新。我国的PANDA系统中的FRACT系统是一个BBL设计工具，它是在BEAR的基础上改进而成的。2023/3/2523

随着工艺的快速发展。BBL布图方法的研究也在不断深入地进行，目前可以有非矩形的模块，如L型、T型的形状。问题的表示方法、布图规划、布局、布线算法的研究也在不断进行。考虑延迟、功耗、噪声串扰等约束以及将布局与布线同时考虑的算法等。2023/3/2525

采用分级设计策略可有效地降低复杂性。如以布局为列，若原来复杂性为S=O(n2)，分级后先对模块内进行布局，然后对整个芯片进行布局，则总的复杂性为：两者工作量之比为：由于m<<n，所以其工作量大约是原来的1/m。分级设计会损失掉一些布图变量。2023/3/2526§3 不同设计方法比较

设计方法的选择与芯片性能要求、产品上市时间以及产品产量有关。表1比较了这些设计模式在版图结构上的差别。表2比较了这些设计模式芯片面积，性能及制造方法上的不同。用户可以根据自己对产品性能、批量大小和上市时间的要求，选择相应的设计方法。2023/3/2529大批量的产品，如微处理器，存储器等宜采用全定制设计方法。小批量ASIC产品则采用半定制的门阵列或宏单元阵列设计方法。单件、批量很小的产品、试验电路则采用FPGA设计方法。电性能要求较高，而批量较小的产品，或中批量产品则采用标准单元设计方式。2023/3/2530定制电路的设计 定制电路是指一些通用电路的设计，由半导体生产厂家按标准规格生产出来的一系列电路：如ROM、EPROM、EEPROM、PLA、PLD及FPGA等等。这些芯片已经制好，只需将信息写入即可工作。这种电路的特点是结构非常规则，无论是晶体管的排列还是连接晶体管间的布线都是按照某种规则的方法进行设计的。对于这类通用电路的设计，通常有以下的方法：2023/3/25311.面向规则的ROM集成电路版图设计语言编译。2.面向随机的组合逻辑PLA、PLD方法。3.面向总线结构的栅陈列（gatematrix）方法。2023/3/2532

两个表示芯片费用及电性能的公式：

每个芯片的总费用：

N：总产量

Cp：每个圆片的制造费用

CD：设计及制版费

n：圆片上芯片数

y：圆片成品率2023/3/2533用芯片的最大延迟表示芯片的电性能:Tpd：电路器件本身的延迟VL：最大电压CW：连线电容IP：尖峰电流Cg：扇出电容2023/3/2534从设计规模考虑： 设计成本、效率、质量、是相互制约的。如果设计一个高质量的版图，需要付出较高的成本，同时使设计效率下降。反之，如果要求低成本和较高效率，那么往往要在设计质量上作出某些让步。

2023/3/25352023/3/2536

图中给出设计成本与集成度的关系。当规模较小时，人工设计质量高，但成本并不高。但当规模大时，人工设计成本迅速增加而显示出自动设计的优越性。而半动设计在a0、a1区显示出其低成本的优越性。2023/3/2537从设计产品的产量考虑：芯片生产中平均每个管子的成本C可用下式表示：

当产量很低时，第一项设计成本起主要作用，当产量很高时，单个芯片生产成本起主要作用。2023/3/2538§4系统封装

半导体器件复杂性和密度的急剧增加推动了更加先进的VLSI封装和互连方式的开发。目前，印刷电路板（printedCircuitBoard-PCB）和多芯片模块（Multi-ChipModules-MCM）是两种主要的系统封装技术。

2023/3/2539

PCB和MCM上的集成电路芯片的布局和它们之间的互连几乎与芯片上各种模块的布局和互连相同。因此VLSI设计和封装中的很多问题，如划分、布局、布线都十分类似。2023/3/2540一、印刷电路板印刷电路板是一个多层布线层的“三明治”。目前，集成电路的封装方法有三种：双引直插式，引腿阵列式（PGA）和表面封装（SMD）。多层布线及SMD的引进使布线更加复杂。2023/3/2541二、多芯片模块（MCM）多芯片模块是介于单芯片封装和PCB之间的一种封装技术。其中一种简单的多芯片模块技术将芯片直接安装在硅圆片上，然后就在硅圆片上制作金属连线以完成芯片之间的互连。它可以克服由于电路复杂性和规模大而单个芯片容纳不下的困难，但又比单个芯片封装在PCB上的电性能好。MCM的另一个优点是易于集成数学和模拟混合的系统。尤其适用于通讯和个人便携式应用系统。2023/3/2542三、片上系统（systemonachip)/圆片规模集成（waferScaleIntegration-WSI）MCM是将几个不同电路制作在几个芯片上，然后将几个芯片装在硅片上并进行互连，而作为下一代集成技术的片上系统（SOC/WSI）则直接将这几个不同电路制作在同一个芯片上，并在此芯片上完成电路间的互连。SOC具有高性能、高密度、高集成度、高可保性和低费用的优点，有着十分诱人的应用前景。但它目前仍遇到成品率和性能不稳定等缺点，需要进一步研究解决。2023/3/2543

速度——密度质量因子封装工艺 质量因子（英寸/10-9秒）×（英寸/英寸2）

WSI/SOC28.0 MCM 14.0 PCB 2.2 2023/3/2544

显然，MCM在速度、密度和费用上比不上SOC，但MCM允许多电源和工艺混合的电路。安装在MCM上的所有芯片可以预先测试，也可以更换。此外，基片上的布线也可预先测试和修理。因此有较大的灵活性和比SOC更高的成品率。但MCM的金属熔合和热消除是目前存在的问题。2023/3/2545

第五节BBL布图规划与布局

八十年代中的BBL问题针对整个芯片的布局和布图规划典型系统是BEAR--采用模板枚举匹配和启发式算法--限于复杂性只能枚举4个模块--结果不理想首次提出用解析法求解布局问题(LuSha)应昌胜：边勾链数据结构和另一种解析法（势能函数）求解布局问题（IEEETrans.OnCAD,EDAC,国内学报）FRACT--

基于BEAR的BBL系统(七五、八五）2023/3/2546新一代的BBL问题九十年代中针对甚大规模和分级设计的需要提出，希望优化时延、面积、噪声和功耗。考虑所需缓冲单元的布局。满足多种约束：芯片宽长比、多边形模块、多边形芯片外框、固定方位模块、固定位置模块、固定障碍等。可应用于晶体管级的布局问题（另加约束）多采用随机优化方法：模拟退火、模拟进化等布图表示成为关键可分为Slicing和Non-slicing两大类2023/3/2547

Slicing结构和Non-Slicing结构Non-Slicing结构布图密度更高处理特殊问题较方便日益受到重视Slicing结构

数据表示容易通道定义方便计算复杂性较低2023/3/2548

各种不同模型的比较计算复杂性

binarytreeSPBSGO-treeCBL

O(n)O(n2)O(n2)O(n)*O(n)搜索空间