微机(微型计算机技术及应用)填空题及答案(最后版)

千里之行，始于足下。第2页/共2页精品文档推荐微机(微型计算机技术及应用)填空题及答案(最后版)第1章微型计算机概述

1.微型计算机中各部件是经过总线构成一具整体的．

2._微处理器_是微型计算机的核心。

3.总线按照其规模、用途和应用场合可分为_数据总线__、_地址总线_和_操纵总线。

4.微型计算机由_CPU_、存储器、输入/输出接口和_系统总线_组成。

5.以微型计算机为主体，配上系统软件、应用软件和外设之后，就成了微型计算机系统。

6.微型计算机的要紧性能指标有CPU的位数、CPU的主频、内存容量和速度、硬盘容量。

第2章16位和32位微处理器

1.Intel8086CPU是_16_位微处理器，有_16_根数据总线和_20根地址总线，存储器寻址

的空间为_1MB_,端口寻址空间为_64KB_。8088CPU有8根数据总线。

2.输入/输出端口有两种编址办法，既I/O端口与存储单元统一编址和I/O端口单独编址。

前一种编址的要紧优点是功能强和指令灵便。后一种编址的要紧优点是指令运行速度快和增强了程序的可读性。

3.所谓最小模式，算是在系统中惟独8086一具微处理器

4.所谓最大模式是在系统中包含两个或多个微处理器（8086,其他称协处理器

5.8086工作在最大模式下，引足MN/MX*接低（高/低）电平。

6.8086/8088CPU的数据线和地址线是以_分时复用_方式轮流使用的。

7.8086中的BIU由_4_个_16_位段寄存器、一具16_位指令指针、6_字节指令队列、_20_

位地址加法器和操纵电路组成。

8.8086/8088提供的能同意外中断请求信号的引足是INTR和NMI。两种请求信号的

要紧别同之处在于NMI引足引入的中断别受中断允许标志位IF的屏蔽。

9.8086/8088的存储器是分段的，所以存储单元的物理地址是由段地址和段内偏移量

组合而成的。

10.关于8086CPU，物理地址是由段基址和偏移地址两部分构成，若某存储单元的段基址

为2000H，偏移地址为1122H，则该存储单元的物理地址为21122H。

11.8086的中断向量表位于内存的0～3FFH_区域，它能够容纳_256__个中断向量，每一

个向量占_4_个字节。

12.8086微机系统中的一具中断向量占4个存储单元，假定某中断对应的中断向量存放在

0000:002CH；这么该中断向量对应的中断类型号为0B_H，若该向量对应的中断处理子程序放在0080：0402H开始的内存区域中，则按照地址由低到高的顺序写出其相应的存储单元的内容为_02H_、_04H_、_80H_、00H_。

13.8086CPU中典型总线周期由_4_个时钟周期组成，其中T1期间，CPU输出__地址__

信息；如有必要时，能够在_T3和T4_两个时钟周期之间插入1个或多个TW等待周期。

14.从编程结构看，8086CPU可分为两个独立的工作部件_执行部件_和_总线接口部件_。

15.8086中，BIU部件完成与存储器、I/O端口传送数据的功能，EU部件完成_执行指

令功能。

16.8086中引足BHE信号有效的含义表示数据线D15～D0上的高8位数据有效_。

17.8086正常的存储器读/写总线周期由_4_个T状态组成，ALE信号在_T1_状态内有效，

其作用是_允许地址锁存器对地址举行锁存_。

18.从产生中断的办法来分，中断可分为硬件中断和软件中断。

19.在8086CPU中,NMI中断被称为_非屏蔽中断_,其中断类型号是02H_。

20.可屏蔽中断从CPU的_INTR_引足进入，惟独当中断允许标志IF为1_时，该中断才干

得到响应。

21.8086中地址/

为提高总线驱动能力，应配置_总线收发器_。

22.上电复位时，若CPU的CS=0FFFFH，IP=0000H，则第一条指令从__FFFF0H__处取。

23.8086/8088CPU复位后的系统启动地址为FFFF0H。

24.当复位信号（RESET）来到时，CPU便结束当前操作并对标志寄存器，IP，DS，ES，

SS及指令队列_清零_，而将CS设置为FFFFH_。

25.CPU在执行OUTDX，AL指令时，_DX_寄存器的内容送到地址总线上，_AL_寄存器

的内容送到数据总线上。

26.8086/8088的中断响应了两个总线周期，从_INTA__引足输出了两个负脉冲。

27.CPU响应8259A中断，在_TNTA_引足上输出__2_个负脉冲，在第_2_个负脉冲期间读

入中断类型码。

第4章存储器

1.8086/8088CPU允许的最大存储空间为1M，其地址编号从0H到FFFFFH。

2.存储器的扩展有_字扩展_、位扩展_、字位并且扩展_三种方式。

3.CPU拜访存储器时，实现片选信号的办法有全译码法、部分译码_和线选法_。

4.有地址重迭现象的译码方式为_线选法_和__部分译码法。

5.依照用途和特点分类可将存储器分为_内部存储器_和_外部存储器。

6.普通微型计算机的存储器系统要紧由__CPU__、_主存_、高速缓存，辅助存储器及治理这

些存储器的硬件和软件组成。

7.某RAM芯片的存储容量是4K×8位，该芯片引足中有_12_根地址线，_8_根数据线。

8.构成64K*8的存储系统，需8K*1的芯片_64_片。

9.保证动态RAM中的内容别消逝，需要举行_刷新_操作。

10.在存储器的层次化结构中，存储器能够分为Cache、内存和辅存三级。

11.在存储器的层次结构中,越远离CPU的存储器，其存取速度越慢，存储容量_越大，

价格_越廉价。

第5章微型计算机和外设的数据传输

1.CPU和外设之间的数据传送方式有无条件方式、查询方式_,_中断方式_和_DMA方式_。

2.状态信息表示外设当前所处的工作状态，例如READY表示输入设备已预备好信息，

BUSY表示输出设备是否能接收数据。

3.操纵信息是由CPU发出的，用于操纵外设接口工作方式以及外设的启动和停止的信息。

4.为保证信息正常传送，通常采纳就绪和忙信号作为接口芯片占外围设备的联络信号，

实现微处理器与外围设备交换信息。

5.CPU与I/O接口间的信号普通包括数据信号，状态信号和操纵信号3种类型。

6.能支持查询传送方式的接口电路中，至少应该有数据端口和状态端口。

7.若要实现存储器与存储器、存储器与外设之间直截了当举行数据交换（别经过CPU）应采纳

的办法是DMA方式。

8.在中断方式下，当_接口_差不多有数据要往CPU输入或者预备好接收数据时，接口会向

CPU发一具_中断请求_信号；在DMA方式下，外设要求传输数据时，接口会向_DMA操纵器发_DMA请求_信号。

第6章串并行通信和接口技术

1.串行通信可分为两种类型，即同步通信和_异步通信_。

2.串行异步接口在接收时是由_接收移位_寄存器将串行数据转换成并行数据。在发送时，

是由发送移位寄存器将并行数据转换成串行数据。

3.RS-232C规定使用25根插针的标准连接头；最高传输速率是20kbps。

4.InteL8255A是一具并行接口芯片

5.8251芯片中设立了_奇/偶错、帧格式错和__溢出错三种出错标志

6.8255A操纵字的最高位D7=1时，表示该操纵字为方式挑选操纵字

7.8255A的端口C按位置位复位操纵字中的D0位决定对端口C的某一位置位或复位。

8.8255A的端口A的工作方式是由方式操纵字的D6和D5位决定。

9.8255A的端口B的工作方式由方式挑选操纵字的D2位决定。

10.RS-232C是应用于串行二进制交换的数据通信设备和数据终端设备之间的标准接

口。

11.Intel8251A工作在异步方式时，每个字符的数据位长度为5～8位，停止位的长度

为1位、1.5位或2位。

12.异步通信中相邻中两个字符之间间隔能够是任意长度，以便使它有能力处理定时的

串行数据。

13.8255有3种工作方式,其中方式2只允许A口使用。

14.8255A内部包括两组操纵电路，其中A组操纵端口A和端口C的高4位的工作方

式和读/写操作，B组操纵端口B和端口C的低4位的工作方式和读/写操作。15.8255A的A端口有3种工作方式，它们分不是基本的输入/输出方式、选通的输入

/输出方式和双向传输方式。

第7章中断操纵器

1.关于8259A的中断请求寄存器IRR，当某一具IRI端呈现高电平常，则表示该端口有

中断请求。

2.8259A有两种中断触发方式边缘触发和电平触发。

3.一片8259A能治理8级中断，最多能够用9片8259A来构成64级的主从式中断系

统。

4.8259A的INT是和CPU的INTR端相连，用来向CPU发出中断请求；INTA用来接

收来自CPU的中断应答的信号。

5.8259A由IRR、PR、ISR组成，用来接收和处理从引足IR7~IR0进入的中断。

6.8259A共有7个可编程的寄存器，它们分不用于同意CPU送来的_初始化命令字和_操

作命令字。

7.设8086系统中采纳单片8259A，其8259A的ICW2=32H，则对应IR5的中断类型

号为_35_H，它的中断入口地址在中断向量表中的地址为__D4(35*4)_H。

8.在特别全嵌套方式下，8259可响应_同级_中断请求。

9.8259A芯片包含2个端口地址，它举行中断结束处理的方式有中断自动结束方式

(ICW4)、_普通的中断结束方式(OCW2)_、特别的中断结束方式(OCW2)三种。

10.多片8259A级连时，主片8259A的CAS2~CAS0应连至从片8259A的_CAS0-CAS2_

引足；从片8259A的INT应连至主片8259A的_IR0~IR7的其中一具引足；主片8259A的INT应连至CPU的_INTR_引足

11.CPU响应中断后将_FR标志_寄存器入栈保存，然后自动将_IF_标志和_TF_标志复位。

若要实现中断嵌套，必须在中断服务子程序中执行一条_STI_指令。

12.8259在初始化时，有两个命令字_ICW1_、_ICW2_必须设置。

13.当一具级联的8259系统中，一具中断处理程序结束时，要发出_2_次中断结束命令。

14.中断返回指令是_IRET__，该指令将堆栈中保存的断点弹出后依次装入_指令指针_寄存

器和_代码段_寄存器中，将堆栈中保存的标志装入_标志寄存器_中。

第8章DMA操纵器

1.DMA操纵器能够像CPU一样得到_总线_操纵权，DMA操纵器中和某个接口的联系的

部分称为_通道_。

2.8086/8088在最小方式下有关总线请求的信号引线是HOLD_和HLDA_。

3.DMA操纵器内部包含一具操纵寄存器、一具状态寄存器、一具地址寄存器和一

个字节计数器。

4.DREQ是DMA请求信号，DACK是DMA应答信号。

5.为了使DMA操纵器正常工作，要对DMA操纵器举行初始化，初始化过程包含两方面：

将数据传输缓冲区的起始地址或结束地址送到地址寄存器；将传输的字节数、字数、或双字数送到计数器。

6.8237A在DMA传输时，每传输1个字节，当前字节计数器的值自动减1，当由0减

到FFFFH时，产生计数结束信号EOP*。

7.8237A工作在主模块时，DB0~DB7输出的是地址寄存器中的高八位地址信号。

8.8237A有单字节传输、块传输、请求传输和级联传输工作模式。

9.8327A的优先级治理方式有_固定优先级方式_和循环优先级方式。

10.8237A有_4个DMA通道，能够由_5_片8237A构成两级DMA系统，共16个DMA

通道。

11.8237A在举行内存到内存的传输时，固定使用通道0_和通道1。

12.DMA写操作把数据从_I/O接口_传到_内存；DMA读操作把数据从存储器传到_I/O

接口。

第9章计时器/定时器

1.8253-5内部有三个结构彻底相同的计数器。

2.当计数/定时器8253工作在方式0时，操纵信号GATE变为低电平后，对计数器的影

响是计数停止。

3.计数/定时器的门控信号是由外部设备送来的，作为对时钟的操纵信号。

4.计数/定时器信号OUT输出高电平信号时，表明计数执行单元计数值减1，已等于

0。

5.计数/定时器8253内部计数器的执行部件，实际上是16位减法计数器，他的初始值

是由程序提供。

6.要使8253定时/计数器的OUT输出100HZ的方波，计数频率为100KHZ，则计数的

初值应为1000。

7.8253在举行计数时，实际上是