数电期末考试试卷

数电期末考试试卷一．填空题（1分/空，共24分）1)十进制数(99.375)10＝（1100011.011）2＝（63.6）16。2)数字电路按照其结构和工作原理分为两大类：组合逻辑电路和时序逻辑电路。3)以下类型门电路多余的输入端应如何处理：TTL与非门：接高电平或者悬空或者并联，CMOS与非门：接高电平或者并联。4）逻辑函数Y=AB+BC+CA的与非-与非式为((AB)’(BC)’(CA)’)’。5)三态输出门在普通门电路输出状态的基础上增加的状态为__高阻态___。6)TTL反相器的阈值电压为VTH=1.4V。若CMOS反向器的VDD=10V则其阈值电压为VTH=5V7)RS触发器的特性方程为：Q*=S+R’Q，(约束条件：SR=0)，T触发器的特性方程为：Q*=T’Q+TQ’。8)16选1数据选择器的地址端有4位，n个触发器构成计数器的最大计数长度为2n。9)如图(1-1)所示触发器电路中，当A=1时，输出状态为____Q=1___。如图（1-2）所示计数器电路为___6___进制计数器。10）触发器三种触发方式分别为：电平触发，脉冲触发（主从触发）。边沿触发。其中边沿触发的触发器抗干扰能力最强。11）在多谐振荡器，单稳态触发器，施密特触发器中，施密特触发器中常用于波形的变换和整形，单稳态触发器常用于定时及延时，多谐振荡器常用于产生脉冲波形。图（1-3）中555定时器接成的是施密特触发器。√二.将下列逻辑函数化简为最简与-或形式(方法不限)(每小题5分，共15分，按步骤酌情给分)1）CDACDABCACY+++=''2）求Y=BCACCABA+++))'')('((的反函数并化简=AC’+C(AB+AD’+D)Y’=[(A’B+AC’)’+(A’+C’)](B’+C’)=AC’+C(A+D)=[(A+B’)(A’+C)+A’+C’](B’+C’)=AC’+AC+CD=(AC+A’B’+B’C+A’+C’)(B’+C’)=A+CD。=B’+C’3）356710(,,,)(,,,,)YABCDmmmmm=∑，给定约束条件：012480mmmmm++++=。根据卡诺图化简可得：Y（A,B,C,D）=A’+B’D’XX1XX1110000X三．请设计一组合电路，其输入端为A，B，C，输出端为Y，要求其功能为：（14分）当A=1时，Y=B；当A=0时，Y=C。设计内容包括：1列出真值表；②写出Y的最简与或表达式；③用最少的与非门画出逻辑图。解：①画出真值表（5分）ABCY00000011010001111000101011011111②写出Y的最简与或表达式（4分）ABCAABCABCBCACBAY+=+++='''''③用最少的与非门画出逻辑图将Y的表达式化为与非-与非式（2分）：画逻辑图：（3分）''(''(('ABCAABCAY+=+=0001111000011110ABCD四．试分析图示电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程。画出电路的状态转换图，检查电路能否自启动。（15分）解：⎩⎨⎧⊕⊕='=21211)1(QQADQD驱动方程：（3分）⎩⎨⎧⊕⊕===212'111**)2(QQAQQDQ状态方程：（3分）21212121])([(3(QQAQQAQQAQQAY''+'=''''⋅''=输出方程：（3分）（4）列状态转换表或状态转换图（4分）00/011/101/001110010010/001/000/111/010/0AYQQ**1212QQ（5）根据状态转换图可知：该电路可以实现可控的加减四进制计数器，当A=1时是一个减法计数器，当A=0时是一个加法计数器。且该电路能够实现自启动。（2分）五．请用两片同步10进制计数器74160和必要的门电路接成24进制计数器。（提示：LD，RD分别为同步置数、异步