存储器的分类和主要性能指标微机原理详解

存储器(Qi)的分类和主要性能指标微机原理详解演示文稿第一页，共七十一页。优选存储器的(De)分类和主要性能指标微机原理第二页，共七十一页。西南大学电子信息工程(Cheng)学院3（2）按存储介质划分磁芯存储器半导体存储器磁泡存储器磁表面存储器激光存储器等本章主要讲授半导体存储器。在微型计算机中，半导体存储器主要作为内存储器使用。第三页，共七十一页。西南大学电子(Zi)信息工程学院4半导体存储器的分类：

按工作方式分

按制造工艺分按存储机理分

双极型RAM随机存取存储器静态读写存储器(SRAM)（RAM）金属氧化物型（MOS）RAM动态读写存储器（DRAM）

ROMPROM只读存储器EPROM（R0M）E2PROM闪速E2PROM（FLASH）第四页，共七十一页。西南大学电子信息工(Gong)程学院52、内存储器的主要性能指标⑴内存储容量表示一个计算机系统内存储器存储数据多少的指标。

存储容量=字数×字长注意：①以字节为单位。②内存容量与内存空间的区别内存容量：若某微机配置2条128MB的SDRAM内存条，则其内存容量为256MB。内存空间：又称为存储空间、寻址范围，是指微机的寻址能力，与CPU被使用的地址总线宽度有关。第五页，共七十一页。西南大学电子信息工程(Cheng)学院6③芯片容量是指一片存储器芯片所具有的存储容量。例如：SRAM芯片6264的容量为8K×8bit，即它有8K个单元，每个单元存储8位（一个字节）二进制数据。DRAM芯片NMC4l256的容量为256K×lbit，即它有256K个单元，每个单元存储1位二进制数据。⑵最大存取时间内存储器从接收寻找存储单元的地址码开始，到它取出或存入数码为止所需要的最长时间。第六页，共七十一页。西南大学电(Dian)子信息工程学院7⑶功耗包括“维持功耗”和“操作功耗”两种。⑷可靠性一般指存储器对电磁场及温度等变化的抗干扰能力。通常用“平均无故障时间”来表示。目前所用的半导体存储器芯片的平均故障间隔时间（MTBF）约为5×l06～l×108小时左右。

第七页，共七十一页。西南大学电子信息工(Gong)程学院8⑸集成度每片存储器芯片上集成的基本存储单元的个数。常用存储器芯片有：

1K位/片，如：Intel2115A(1K×1); 16K位/片，如：MCM2167H35L(16K×1); 64K位/片，如：MCM62L67-35L(64K×1); 256K位/片，如：MCM6205NJ17(32K×8);第八页，共七十一页。西南大学电(Dian)子信息工程学院9§6.2半导体存储器件⒈只读存储器（ROM）ROM具有掉电后信息不会丢失的特点，一般用于存放固定的程序和数据等。如监控程序、BIOS程序、字库等。⑴ROM的结构和特点第九页，共七十一页。西(Xi)南大学电子信息工程学院10薄栅氧化层的管子为正常开启厚栅氧化层的管子为高开启⑵ROM的分类按生产工艺和工作特性分为：①掩膜编程的ROM（MaskProgrammedROM）例如：采用“并联单元阵列”的掩膜ROM第十页，共七十一页。西(Xi)南大学电子信息工程学院11②可编程只读存储器（ProgrammableROM）

有“熔断丝型”和“PN结击穿型”两种。用户可以对其一次性编程，重复读出。熔断丝型PROM是以熔丝的接通或断开来表示存储信息是“1/0”。例如：熔断丝型8×4ROM第十一页，共七十一页。西南大学电子信息工程(Cheng)学院12③可擦可编程只读存储器（EPROM）EPROM27324K×8EPROM27C020256K×8第十二页，共七十一页。西南大学电子信息(Xi)工程学院13④可电擦除只读存储器（E2PROM）

E2PROM有多种电路结构。右图为Flotox结构的E2PROM结构剖面图。厚度＜200埃，在场强>107V/cm时，下漏与浮栅之间可以进行双向电子运动，实现对单元的擦和写。例如：Intel2816E2PROM容量为2K×8FlotoxE2PROM的单元电路第十三页，共七十一页。西南大(Da)学电子信息工程学院14⑤快擦除读写存储器（FlashMemory)

写入速度类似于RAM，掉电后内容又不丢失的一种新型EPROM。Intel公司的FlashMemory：28F001BX(1Mb);

28F200BX(2Mb);28F400BX(4Mb);28F008SA(8Mb);FlashMemory的主要应用：作为代码存储器；作为固态大容量存储器；用作固态盘。第十四页，共七十一页。西南大学(Xue)电子信息工程学(Xue)院15⒉

随机存取存储器RAMRAM主要用来存放当前运行的程序、各种输入/输出数据、中间运算结果及堆栈等，其内容可随时读出、写入或修改，掉电后内容会全部丢失。⑴SRAM的基本结构第十五页，共七十一页。西南大学电子信息(Xi)工程学院16⑵实用静态存储器芯片举例6264芯片是8K×8bit的CMOSSRAM静态存储器。

①6264存储芯片的引线及其功能第十六页，共七十一页。西南大学电子信息工(Gong)程学院17②SRAM6264操作时序图

写操作时序图

读操作时序图

第十七页，共七十一页。西南大学电子信(Xin)息工程学院18③6264在8088系统中的应用6264的全地址译码连接图

用138译码器实现全地址译码连接

第十八页，共七十一页。西南大学电子信(Xin)息工程学院196264芯片在上述系统中的地址范围：A19A18A17A16A15A14A13A12A11…A0001111100…0…001111111…1所以该6264芯片的地址范围为3E000H～3FFFFH第十九页，共七十一页。西南大(Da)学电子信息工程学院20§6.3SRAM、ROM与CPU的连接方法⒈要解决的技术问题⑴SRAM、ROM的速度要满足CPU的读/写要求；⑵SRAM、ROM的字数和字长要与系统要求一致；⑶所构成的系统存储器要满足CPU自启动和正常运行条件。⒉存储器扩展技术当单个存储器芯片不能满足系统字长或存储单元个数的要求时，用多个存储芯片的组合来满足系统存储容量的需求。这种组合就称为存储器的扩展。存储器扩展的几种方式：⑴位扩展当单个存储芯片的字长（位数）不能满足要求时，就需要进行位扩展。第二十页，共七十一页。西南大学电子信(Xin)息工程学院21位扩展方法：将每个存储芯片的地址线、控制线“同名”并连在一起，数据线分别连接至系统数据总线的不同位上。例如：用4K×4位的SRAM芯片构成4K×8位的存储器。第二十一页，共七十一页。西南大学(Xue)电子信息工程学(Xue)院22⑵字扩展当单片存储器的字长满足要求，而存储单元的个数不能够时，就需要进行字扩展。字扩展方法：将每个芯片的地址线、数据线和读/写控制线等按信号名称并连在一起，只将选片端分别引到地址译码器的不同输出端，即用片选信号来区别各个芯片的地址。第二十二页，共七十一页。西南大学电子信息(Xi)工程学院23例如：用两片64K×8位的SRAM芯片构成容量为128KB的存储器。两片芯片的地址范围：20000H～2FFFFH和30000H～3FFFFH。第二十三页，共七十一页。西南大学电(Dian)子信息工程学院24⑶字位扩展在构成一个实际的存储器时，往往需要同时进行位扩展和字扩展才能满足存储容量的需求。设系统存储器容量为：M×N位使用的存储器芯片容量为：L×K位（L＜M,K＜N）则需要存储器数量为：(M／L)×(N／K)片第二十四页，共七十一页。西南大学(Xue)电子信息工程学(Xue)院25例如：用Intel2164构成容量为128KB的内存。解：①求所需存储器芯片数量∵2164是64K×1位的芯片

∴所需的芯片数为（128/64）×（8/1）=16（片）②地址线的分配寻址（217=128K）个内存单元至少需要17位地址信号线。其中，寻址2164内部（216=64K）需要16位地址信号（分为行和列），余下的1根地址线用于区分两个64KB的存储模块。第二十五页，共七十一页。西南大学(Xue)电子信息工程学(Xue)院26③画出逻辑电路图（控制线未画）芯片地址范围：00000H-0FFFFH和10000H-1FFFFH第二十六页，共七十一页。西南大学电(Dian)子信息工程学院27⒊片选信号的产生方法产生片选信号的方法很多，归纳起来有三种：（设该存储器工作在8088CPU系统中）⑴线选法用剩余的高位地址线作为片选信号。上例中芯片使用地址线A0—A15，则A16—A19为剩余的高位地址线，都可以作为片选信号。优点：线路简单，成本低；缺点：芯片组地址不连续，容易产生总线冲突。第二十七页，共七十一页。西南大学电子信(Xin)息工程学院28⑵全译码法用剩余的所有高位地址线经译码器产生各存储器芯片的片选信号，使每一个存储器单元在整个内存空间中具有唯一的一个地址。在上例中，可用高位地址线A16—A19，经译码器产生24个译码输出，从中选择Y0-Y1作为片选信号。优点：每个存储单元地址是唯一的，芯片组地址连续，不会产生总线冲突；缺点：译码电路太复杂，成本高。第二十八页，共七十一页。西南大学电子信息工(Gong)程学院29⑶部分地址译码法仅用剩余高位地址线的一部分（而不是全部）译码产生片选信号。在上例中，仅用A16经译码器产生Y0-Y1作为片选信号。优点：译码电路简单，且可使芯片组地址连续，也不会产生总线冲突；缺点：每个存储单元有多个重叠地址，但不影响正常操作。第二十九页，共七十一页。西南大学电子信息(Xi)工程学院30⒋应用举例⑴8位存储器接口（用于8088、80188的8位数据总线）例1：用UVEPROM2764和SRAM6264组成8088的内存储器，要求形成16KBROM和16KBRAM。解：①分析∵UVEPROM2764和SRAM6264都是8K×8的存储器；而系统存储器都是16KB=16K×8。∴ROM和RAM都只需要进行字数扩展，各需要16K/8K×8/8=2（片）系统存储器需要地址线：log232K=15(根)存储器芯片需要地址线：log28K=13(根)

用15-13=2根高位地址线译码产生片选信号线。第三十页，共七十一页。西南(Nan)大学电子信息工程学院31②地址分配要考虑CPU自启动条件，在8088系统中存储器操作时IO/M=0，ROM要包含0FFFF0H单元，正常运行时要用到中断向量区0000:0000-0000:003FFH，所以RAM要包含这个区域。A19A18A17A16A15A14A13A12A11…A0芯片地址芯片号××

×

×

×

0000…000000HSRAM1#×

×

×

×

×0011…101FFFHSRAM1#×

×

×

×

×

0100…002000HSRAM2#×

×

×

×

×0111…103FFFHSRAM2#×

×

×

×

×

1000…00FC000HROM1#×

×

×

×

×1011…10FDFFFHROM1#×

×

×

×

×

1100…00FE000HROM2#×

×

×

×

×1111…10FFFFFHROM2#第三十一页，共七十一页。西南大学电子信息(Xi)工程学院32③画出逻辑电路图第三十二页，共七十一页。西(Xi)南大学电子信息工程学院33例2：分析P245图6.12电路，写出各存储器芯片的地址范围第三十三页，共七十一页。西南大学电子(Zi)信息工程学院34①按图写出译码器和各存储器芯片地址分配

G2BG2ACBA存储芯片A19A18A17

A16A15A14A13A12A11A10…A0

芯片地址芯片号0

0

0

0

0

00000…000000HROM00

0

0

0

0

00001…1007FFHROM00

0

0

0

0

00010…000800HROM10

0

0

0

0

00011…100FFFHROM10

0

0

0

0

00100…001000HROM20

0

0

0

0

00101…1017FFHROM20

0

0

0

0

00110…001800HROM30

0

0

0

0

00111…101FFFHROM30

0

0

0

0

01000…002000HRAM00

0

0

0

0

01001…1027FFHRAM00

0

0

0

0

01110…003800HRAM30

0

0

0

0

01111…103FFFHRAM3第三十四页，共七十一页。西南(Nan)大学电子信息工程学院35②结论该存储器电路不满足8088CPU自启动条件，若取消A14-A19的控制，还必须将RAM和ROM的片选线对调。⑵16位存储器接口（用于8086,80186,80286,80386SX16位总线）①8086的存储器结构第三十五页，共七十一页。西南大学(Xue)电子信息工程学(Xue)院36②应用举例P247例6.3

在8086系统中，存储器操作时M/IO=1，按要求确定各芯片地址：

片选芯片片选A19A18A17A16A15A14A13A12…A9A8…A5A4…A1A0BHEF8000H11111000…00…00…001FBFFFH11111011…11…11…110FC000H11111100…00…00…001FFFFFH11111111…11…11…110第三十六页，共七十一页。西南大学(Xue)电子信息工程学(Xue)院37教材中这里有错第三十七页，共七十一页。西(Xi)南大学电子信息工程学院38⑶32位存储器接口（用于80386DX、8048632位总线）在80386DX和80486系统中，用BE3、BE2、BE1和BE0选择4个存储器体。如下图所示：第三十八页，共七十一页。西南(Nan)大学电子信息工程学院3980386DX和80486系统中的存储器写信号第三十九页，共七十一页。西南大(Da)学电子信息工程学院40P250图6.17与80486接口的256KBSRAM存储器系统第四十页，共七十一页。西(Xi)南大学电子信息工程学院41⑷64位存储器接口（用于Pentium系列64位总线）

Pentium系列微处理器（除P24T外）均采用64位数据总线，存储器分为8个存储器体，用BE7-BE0进行选择。如下图所示：第四十一页，共七十一页。西南大(Da)学电子信息工程学院42Pentium系列微处理器的写选通电路第四十二页，共七十一页。西(Xi)南大学电子信息工程学院43P253图6.2064位存储器接口电路第四十三页，共七十一页。西南大学电子信息(Xi)工程学院44§6.4动态随机读写存储器（DRAM）在DRAM中，信息以电荷形式存储在电容器上，需要不断“刷新”才能保持信息不丢失。

DRAM的集成度高、容量大、价格低，但速度较慢。常用作微机的内存储器。⒈单管DRAM基本存储电路第四十四页，共七十一页。西南大学电(Dian)子信息工程学院45⒉DRAM的工作过程以2164A为例，2164是64K×1bit的DRAM存储器。

数据读出时序图

数据写入时序图2164A引脚图DRAM刷新时序图第四十五页，共七十一页。西南大学(Xue)电子信息工程学(Xue)院46⒊DRAM在系统中的连接在微型机系统中，DRAM芯片的连接既要能够正确读写，又要能在规定的时间里对它进行刷新。因此，DRAM的连接和控制电路要比SRAM复杂得多。第四十六页，共七十一页。西南大学电子(Zi)信息工程学院47PC133SDRAMPC150SDRAM72线EDODRAM

DDRSDRAM⒋内存条简介⑴内存条的种类①FPMDRAM（快页式DRAM）②EDODRAM（扩展数据输出DRAM）③SDRAM（同步DRAM）④DDRSDRAM（双速同步DRAM）⑤RDRAM⑵主要技术指标①速度②数据宽度的带宽③内存条的“线”④内存容量⑤内存的电压⑥内存时钟周期⑦CAS等待时间第四十七页，共七十一页。西南大学电子信息工程(Cheng)学院48例如：金帮公司PC-133内存条的技术指标存储容量：128MBCAS周期；2或3刷新周期：4KB/64ms,自动刷新突发长度：1，2，4，8，全页制造工艺：0.2um,6层印制板 （IntelJEDEC标准）电源电压：单3.3±0.3V接口电平：LVTTL第四十八页，共七十一页。西南(Nan)大学电子信息工程学院49⑶DRAM控制器完成多路复用地址和产生控制信号。例如：Intel82C08最多可控制2个存储体；共256K×16位DRAM。第四十九页，共七十一页。西南(Nan)大学电子信息工程学院50用82C08DRAM控制器组成的1MB存储器系统第五十页，共七十一页。西南大学电(Dian)子信息工程学院51⒈引入Cache的原因原来的计算机，CPU直接与主存交换数据。主存的存取速度越来越跟不上CPU的处理速度。§6.5高速缓冲存储器Cache程序执行的局部性原则：在一段很短的时间内，被执行的程序代码和使用的数据，集中在很小的地址范围内。根据局部性原则，把正在执行或将要执行的程序代码和数据提前调入高速缓冲存储器中，而将暂时不执行的程序代码和数据保存在内存中，需要时再按相应的算法进行调度，以提高运行速度。第五十一页，共七十一页。西南大学电子信息(Xi)工程学院52于是，现在的计算机，在CPU和主存之间加了适量高速缓冲存储器(cache)，它能高速地向CPU提供指令和数据，加快了程序的执行速度。解决了CPU和主存之间速度不匹配的问题。

CPU片内cacheCPU片外cache第五十二页，共七十一页。西南大学电子信息(Xi)工程学院53⒉Cache的组成和结构⑴Cache的组成第五十三页，共七十一页。西南大学电(Dian)子信息工程学院54⑵Cache的结构①旁视cache②通视cacheCache和主存并接在系统总线上，同时监视CPU的一个总线周期。Cache位于CPU和主存之间，CPU读主存周期受cache的监视。第五十四页，共七十一页。西南(Nan)大学电子信息工程学院55⒊Cache的基本原理

CPU与Cache之间以字为单位交换数据，而Cache与主存之间以块为单位交换数据。设主存有2n个单元，分成M=2n/B块，每块B有2b字节；

Cache有2s个单元，分为C=2s/B块，每块B也为2b字节。当CPU读取主存中一个字时，便发出此字的内存地址到cache和主存。此时，cache控制逻辑依据地址判断此字当前是否在cache中。若在，此字立即传送给CPU；否则用主存读周期把此字从主存读到CPU，并同时把含有该字的整个数据块从主存读到cache中，以备用。第五十五页，共七十一页。西南大学电子信息(Xi)工程学院56例如:某计算机Cache的逻辑结构页面地址DATA1DATA2

Cache共有256字，每字有40位，存一个“地址数据对”64K内存分为128页，每页有512个地址单元，每个单元存一个16位二进制数。页面地址单元地址0DATA2选择位1DATA1Cache中存储的数据：2×256=512与内存的一页相同：1×512=512第五十六页，共七十一页。西南大学电子(Zi)信息工程学院57⒋cache的命中率命中率是指CPU要访问的信息在cache中的比率。设：在一个程序执行期间，Nc表示cache完成存取的总次数，

Nm表示主存完成存取的总次数，则命中率定义为：

若cache的访问时间为tc，主存访问时间为tm，1-h表示未命中率，则cache／主存系统的平均访问时间ta为：

ta=h·tc+(1-h)(tc+tm）

当h=1时，ta等于cache的访问时间，当h=0时，ta等于cache与主存的访问时间之和。因此，增加cache的目的，是使cache的命中率接近于1，使cache／主存系统的平均访问时间尽可能接近cache的访问时间。由于程序访问的局部性，这是可能的。

Nc

h=

Nc+Nm第五十七页，共七十一页。西南大学电子(Zi)信息工程学院58设r=tm/tc表示主存慢于cache的倍率,e表示访问效率，则有由上式可知，为了提高访问效率，命中率h应接近于1。r值以5—10为宜，不宜太大。命中率h与程序的行为、cache的容量、组织方式、块的大小有关。tctc1e=—=

———————=—————tahtc+(1-h)(tm+tc)

r(1-h)+1第五十八页，共七十一页。西南大(Da)学电子信息工程学院59例如:CPU执行一段程序：完成cache存取的次数为Nc＝1900次；完成主存存取的次数为Nm＝100次；已知：cache存取周期为tc＝50ns；主存存取周期为tm＝250ns。求：cache/主存系统的效率和平均访问时间。解： h=Nc/(Nc+Nm)=1900/(1900+100)=0.95 r=tm/tc=250ns/50ns=5 e=1/(r(1-h)+1)=1/(5×(1-0.95)+1)=0.8 ta=tc/e=50ns/0.8=62.5ns第五十九页，共七十一页。西南大学电子(Zi)信息工程学院60⒌主存与cache的地址映射常用的址映射方式有三种：⑴全相联映射方式将主存中一个块的地址与块的内容一起存于cache的行中。可使主存的一个块直接拷贝到cache中任意一行上，非常灵活。设：cache的数据块大小称为行Li,i=0,1,2…m-1,共有m=2r；主存的数据块大小称为块Bj,j=0,1,2…n-1,共有n=2s；行与块等长，均由k=2w个连续的字组成。28=256块第六十页，共七十一页。西南大学电子(Zi)信息工程学院61全相联映射的检索过程：由CPU访内存指令指定一个内存地址，它由块号(s)和字(w)组成；将指令中的s与cache中所有行的标记同时进行比较；如果s被命中，就在cache中按w读取一个字。如果s未命中，则按内存地址读取该字，并同时把内存块读入Cache行中。第六十一页，共七十一页。西南大学电子信息工(Gong)程学院62全相联cache应用举例第六十二页，共七十一页。西(Xi)南大学电子信息工程学院63全相联映射的主要缺点是比较器电路难于设计和实现,因此只适合于小容量cache采用。⑵直接映射方式一个主存块只能拷贝到cache的一个特定行位置上去。设：cache的行号为i；主存的块号为j。则有：i=jmodm

m为cache的总行数。例如：设m=8,主存有256块。则：允许存于L0行的主存块有B0,B8,B16…B248;允许存于L1行的主存块有B1,B9,B17…B249;第六十三页，共七十一页。西南大学电子信息(Xi)工程学院64直接映射方式的检索过程：由CPU访内存指令指定一个内存地址，它由tag(s-r)，行号(r)和字(w)组成；先用地址中的r找到cache中的此行；后用地址中的s-r

位与此行的标记进行比较；若命中，则用地址中的w位在cache中读取所需的字。若未命中，则从内存中读取该块。第六十四页，共七十一页。西南大学电子信息工程(Cheng)学院65直接映像cache举例第六十五页，共七十一页。西南大学(Xue)电子信息工程学(X