北工大-VerilogHDL开发多周期处理器

1/24 rd 学号__________17110113__________姓名___________王禹心___________指导教师___________朱文军___________成绩评价表报告容□丰富正确问题性□完全一致报告结构全符合要求□根本符合要求□有比拟多的缺陷□完全不符合要求报告图表□符合规报告最终成绩总体评价2/24本一致□根本不一致4、IMGPRDM9、sb rd □根本符合规错误正确3/24 rd 4/24 rd 模块接口5/24 rd 信号名信号名描述II时钟信号I复位信号，高有效I下一条指令的地址outPC[31:0]O指令存储器地址功能定义功能名称功能描述0x000030006/24 rd 模块接口描描述00：pc+4；01：pc+imm；址指令信号名NPCop[1：0]pc[31:0]jrpc31:0]Target[25:0]outPC[31:0]OO功能定义功能名称功能描述7/24 rd 8/24 rd 描述描述信号名Addr[9:0]Dout[31:0]IOGPR9/24 rd 模块接口信号信号名描述I时钟信号I复位信号，高有效I运算是否溢出1：是datain[31:0]IRegWrI存放器写使能，高有效Rd[4:0]I用来保存操作的结果Rt[4:0]I表示第二个源操作数的存放器Rs[4:0]I表示第一个源操作数的存放器BusA[31:0]OBusB[31:0]O功能定义功能名称读取存放器中的数据向存放器中写入数据功能描述数据储存在对应存放器中10/24 rd 模块接口信号名Opcode[5:0]busA[31:0]busB[31:0]ALUCtrl[2:0]ALUout[31:0]IIIIOO描述运算是否溢出1：是11/24 rd 功能定义功能名称ADD取立即数高位OALU计算结果为0标志O1：计算结果为00：计算结果非0功能描述对两个操作数执行加运算对两个操作数执行减运算对两个操作数执行或运算模块接口信号名Extop[1:0]out[31:0]功能定义IIO描述功能选择12/24 rd 功能名称零扩展符号扩展高位扩展功能描述M模块接口信号名Addr[9:0]din[31:0]weDout[31:0]功能定义IIIIO描述时钟信号单元地址输入存储数据输入存储使能信号存储数据输出13/24 rd 功能名称读数据9、sb功能描述根据寻址信号来进展数据的读取模块接口信号名busB[31:0]DMout[31:0]Addr[1:0]SB_out[31:0]IIIO描述存储数据输入单元地址输入存储数据输出14/24 rd 模块接口信号名DMin[31:0]addr[1:0]DMout[31:0]IIO描述单元地址输入15/24 rd 16/24 rd 模块接口信号名opcode[5:0]funct[5:0]eroIII描述个特定的操作ALU计算结果是否为017/24 rd I时钟信号ResetI复位信号OOextopO判断扩展类型GPRWrO是否将数据写入存放器堆中0：不写入wrO是否将数据写数据存储器中0：不写入Sb_selOLb_selOALUop[2:0]O000：ADD001:SUB010:OR011:取立即数高位WDSel[1:0]O选择写入存放器的数据00：ALUOUTNpcop[1:0]O18/24GPRsel[1:0]ori$16,$0,1ori$17,$0,3ori$8,$0,1ori$12,$0,0xababstart:addu$4,$0,$16addu$5,$0,$8jalnewaddaddu$16,$0,$2subu$17,$17,$8beq$16,$17,startori$8,$0,4addiu$24,$0,0x7fffffffaddiu$9,$24,3addiu$10,$24,5addu$0,$0,$0#addi$22,$24,6start2:sw$9,-4($8) rd O选择写入存放器的数据00：ALUOUT19/24 rd sw$1,0($8)sb$12,7($8)sb$4,-3($8)addu$4,$0,$8addu$5,$0,$9jalnewaddslt$25,$10,$8beq$25,$0,end2slt$20,$12,$4beq$20,$0,end1end1:ori$0,$0,1addiu$3,$0,0xababcdcdstart3:addiu$4,$3,2addi$23,$3,5jalnewaddaddu$8,$0,$2addu$4,$0,$8addu$5,$0,$9jalnewaddaddu$9,$0,$220/24 rd addu$9,$8,$0beq$8,$9,start4beq$0,$0,start3start4:jendnewadd:addu$2,$4,$5addi$0,$12,0x1234end2:addi$26,$0,0x5678nd21/24 rd 助记助记符opcodefunctiondu000000rd<-rs+rtdi001000rt<-rs+(sign-extend)immediateaddiu001001rt<-rs+(zero-extend)immediate000000rd<-rs-rt000000001101rt<-rs|(zero-extend)immediatert<-memory[rs+22/24j000100001111000010000000000011 rd 001000(sign-extend)immediate]memory[rs+(sign-extend)immediate]<-if(rs==rt)PC<-PC+4+(sign-extend)immediate<<2rt<-immediate*65536PC<-(PC+4)[31..28],address,0,0$31<-PC+4；PC<-(PC+4)[31..28],address,0,0GPR[rt]←memory[GPR[base]+offset]memory[GPR[base]+of