计算机组成原理课件第5章中央处理器

第五章中央处理器中央处理器CPU（CentralProcessingUnit）是计算机系统的核心，主要包括运算器和控制器两个部件。微型计算机的CPU是由一块超大规模集成电路芯片组成，称为微处理器（Microprocessor）。00202221GNDAD14/A14AD13/A13AD12/A12AD11/A11AD10/A10AD9/A9AD8/A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCC（5V）AD15/A15A16/S3A17/S4A18/S5A19/S6/BHE/S7HIGH（SSO）MN//MX/RDHOLD（/RQ//GT0）HLDA（/RQ//GT1）/WR（/LOCK）M//IO（/S2）DT//R（/S1）/DEN（/S0）ALE（QS0）/INTA（QS1）/TESTREADYRESET8086/8088CPU主要内容第一节CPU的功能及组成第二节指令执行过程和指令周期第三节流水CPU练习第一节CPU的功能及组成一、CPU的功能CPU的功能就是控制计算机系统各部件协调地工作，具体可归结为以下四个方面：指令控制（IRPC）操作控制（操作控制器）时序控制（时序产生器）数据加工（ALU寄存器组数据通路）二、CPU的组成传统CPU的组成运算器、控制器现代的CPU的组成：运算器、Cache和控制器组成：算术逻辑单元（ALU）累加器数据缓冲寄存器寄存器组状态寄存器组成功能数据加工处理部件。接受控制器的命令完成具体的数据加工任务。1、运算器2、控制器组成：程序计数器指令寄存器指令译码器时序产生器操作控制器五部分组成主要任务：取指译码并产生操作控制信号数据流控制三、CPU中的主要寄存器作用：保存运算和控制过程中的中间结果、最后结果和控制、状态信息。CPU的六种寄存器：

程序计数器PC（ProgramCounter）指令寄存器（IR）数据缓冲寄存器（DR）地址寄存器（AR）累加寄存器（AC）状态寄存器返回目录CPU要完成某一特定的功能，就要使信息在各寄存器之间流动。通常把各寄存器之间信息流动的通路称为“数据通路”。操作控制器根据指令操作码的操作规定，产生时序信号和各类操作控制信号，以便正确地建立数据通路，从而完成指令规定的执行功能。根据设计方法不同，操作控制器分组合逻辑控制器微程序控制器可编程逻辑阵列控制器三种四、操作控制器五、时序产生器CPU中有类似“作息时间”部分，它称为时序信号。计算机所以能够准确、迅速、有条不紊地工作，正是因为在CPU中有一个时序信号产生器。操作控制器就利用定时脉冲的顺序和不同的脉冲间隔，有条理、有节奏地指挥机器的动作。用二进制码表示的指令和数据都放在内存里，那么CPU是怎样识别出它们是数据还是指令呢？从时间上来说，取指令事件发生在指令周期的第一个CPU周期中，即发生在“取指令”阶段，而取数据事件发生在指令周期的后面几个CPU周期中，即发生在“执行指令”阶段。从空间上来说，如果取出的代码是指令，那么一定送往指令寄存器，如果取出的代码是数据，那么一定送往运算器。由此可见，时间控制对计算机来说是太重要了。

总之，计算机的协调动作需要时间标志，而时间标志则是用时序信号来体现的。一般来说，操作控制器发出的各种控制信号都是时间因素(时序信号)和空间因素(部件位置)的函数。返回目录第二节指令周期指令周期：CPU从主存中取出一条指令到执行完这条指令所需的时间。指令周期常常用CPU周期数来表示。CPU周期：又称机器周期。通常用从主存中取出一条指令的最短时间来规定CPU周期。一个CPU周期又包含若干个时钟周期。时钟周期：是处理操作的最基本的单位，它通常被称为节拍脉冲或T周期。是主频的倒数。一、指令周期的基本概念取指译码取操作数一条指令分为以下几个过程执行三者之间的关系执行一条速度最快的指令的时间，需要一个CPU周期。因此，一条指令的指令周期，至少需要两个CPU周期。对于一些操作相对复杂的指令，则需更多的CPU周期。不同指令所需的CPU周期数不同。二、指令周期举例地址内容注释2000H10H操作数10H2001H存结果………………2010HCLA清累加器指令，0->AL2011HADDAL,[2000H]加法指令(AL)+[2000H]->AL2012HMOV[2001H],AL传送指令(AL)->[2001H]2013HNOP空操作指令2014HJMP2010H无条件转移指令，2010H->PC1、非访问内存指令INC的指令周期需要两个CPU周期第一个CPU周期用来进行取指和译码操作第二个CPU周期用作指令的执行操作。非访内指令的指令周期在取指和译码阶段CPU完成下列三个操作：从主存中取出指令；程序计数器PC的值加1送PC，以便确定下一条指令在主存的地址。对取得的指令的操作码进行译码，确定该指令的操作。具体操作

PC->ARPC+1->PCAR->ABUS[2010H]->DRDR->IRIR(OP)->指令译码器

CPU识别出为CLA指令,将译码结果送操作控制器在指令执行阶段CPU完成的操作

CPU根据译码器输出的结果，完成AL清零的操作。具体操作操作控制器送出控制信号给ALU。

ALU响应该操作控制信号，将0送入AL。2、直接访内指令的指令周期由3个CPU周期组成第1个CPU周期为取指、译码CPU周期第2个CPU周期进行送操作数地址操作第3个CPU周期进行取数和执行加法操作送操作数阶段将IR的地址码2000H送地址寄存器AR，再将AR的内容通过地址总线发出。取操作数和执行加法阶段将主存地址为2000H的单元内容10H读出，经过数据总线送给数据缓冲寄存器DR。执行加法运算：将DR的内容10H作为一个操作数与累加器其中的值在ALU中相加，并把结果10H送给累加器。执行加法3、间接访问内存指令的指令周期由3个CPU周期组成第1个CPU周期仍为取指、译码操作第2个CPU周期送操作数地址第3个CPU周期送和数存储和数累加器的内容10H送给数据缓冲寄存器DR。把DR的内容10H写入到主存的2001H单元中。写入内存4、空操作指令由2个CPU周期组成第1个CPU周期仍为取指、译码操作第2个CPU周期中操作控制器不发出任何控制信号，CPU不做任何操作。（一般用来延时用）5、程序控制指令的指令周期JMP一条无条件转移指令该指令仍需两个CPU周期第1个CPU周期是取指、译码操作将2014H单元的“JMP2010H”指令取出，放入IR，

PC+1->PC，PC=2015H第2个CPU周期为执行阶段

CPU把指令寄存器中的地址码2010H送给PC，从而代替了PC原来的内容2015H，这样，下一条指令将不从2015H单元取出，而是从2010H单元取指执行，这就改变了程序原来的执行顺序。程序控制指令的指令周期三、指令周期的方框图表示一个方框表示一个CPU周期一个菱形框表示判断或测试，时间上依附于再它上面的一个方框的CPU周期。公操作符。一条指令执行完毕后CPU处理一些操作。5条指令的方框图表示PC->ARPC+1->PCAR->ABUSMEM->DRDR->IR译码或测试0->AL(IR)->ARMEM->DRDR->ALAL+DR->AL(IR)->ARAL->DRDR->MEMIR->PCCLAADDMOVNOPJMP返回目录例：CPU结构如图B9.1所示，其中有一个累加寄存器AC，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。标明图中四个寄存器的名称。简述指令从主存取到控制器的数据通路。简述数据在运算器和主存之间进行存/取访问的数据通路。解：1、a为数据缓冲寄存器DR，b为指令寄存器IR，c为主存地址寄存器，d为程序计数器PC。2、主存M→缓冲寄存器DR→指令寄存器IR→操作控制器。

3、存贮器读：M→DR→ALU→AC

存贮器写：AC→DR→M第三节流水CPU一、并行处理技术

广义地讲，并行性有着两种含义：一是同时性，指两个以上事件在同一时刻发生；二是并发性，指两个以上事件在同一时间间隔内发生。计算机的并行处理技术主要有三种形式：时间并行；空间并行；时间并行+空间并行。

1、时间并行指时间重叠，在并行性概念中引入时间因素，让多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件设备的各个部分，以加快硬件周转而赢得速度。时间并行性概念的实现方式就是采用流水处理部件。这是一种非常经济而实用的并行技术，能保证计算机系统具有较高的性能价格比。目前的高性能微型机几乎无一例外地使用了流水技术。2、空间并行指资源重复，在并行性概念中引入空间因素，以“数量取胜”为原则来大幅度提高计算机的处理速度。大规模和超大规模集成电路的迅速发展为空间并行技术带来了巨大生机，因而成为目前实现并行处理的一个主要途径。空间并行技术主要体现在多处理器系统和多计算机系统。但是在单处理器系统中也得到了广泛应用。3、时间并行+空间并行指时间重叠和资源重复的综合应用，既采用时间并行性又采用空间并行性。例如，奔腾CPU采用了超标量流水技术，在一个机器周期中同时执行两条指令，因而既具有时间并行性，又具有空间并行性。显然，第三种并行技术带来的高速效益是最好的。

二、流水CPU的结构

1.流水计算机的系统组成CPU按流水线方式组织，通常由三大部分组成：指令部件、指令队列、执行部件。这三个功能部件可以组成一个3级流水线程序和数据存储在主存中，主存通常采用多体交叉存储器，以提高访问速度。cache是一个高速缓冲存储器，用以弥补主存和CPU速度上的差异。2.流水CPU的时空图

流水CPU中一个指令周期的任务分解为四个子过程：。取指令(IF)指令译码(ID)进行运算(EX)结果写回(WB)对非流水计算机来说，上一条指令的四个子过程全部执行完毕后才能开始下一条指令。因此，每隔4个时钟周期才有一个输出结果。

对流水计算机来说，上一条指令与下一条指令的四个子过程在时间上可以重叠执行。因此，当流水线满载时，每一个时钟周期就可以输出一个结果。直观比较后发现：流水计算机在8个单位时间中执行了5条指令，而非流水计算机在8个单位时间中仅执行了2条指令。显然，流水技术的应用，使计算机的速度大大提高了。一般的流水计算机因只有一条指令流水线，所以称为标量流水计算机。所谓超标量流水，是指它具有两条以上的指令流水线。3.流水线分类

一个计算机系统可以在不同的并行等级上采用流水线技术。常见的流水线形式有：指令流水线：指指令步骤的并行。几乎所有的高性能计算机都采用了指令流水线。算术流水线：指运算操作步骤的并行。现代计算机中已广泛采用了流水的算术运算器。处理机流水线:又称为宏流水线，是指程序步骤的并行。练习1.程序计数器的功能是

。

A存放指令B存放将要执行的下一条指令的地址。

C存放微指令地址D计算程序长度2.状态寄存器用来存放

。

A算术运算结果B算术逻辑运算及测试指令的状态结果

C运算类型D逻辑运算结果3.在微程序控制器中，机器指令和微指令的关系是

。

A

每一条机器指令由一段用微指令组成的微程序来解释执行

B一条微指令由若干条机器指令组成

C每一条机器指令由一条微指令来执行

D一段微程序由一条机器指令来执行4.计算机操作的最小时间单位是

。

A微指令周期B时钟周期

C指令周期DCPU周期5.程序计数器（或指令地址寄存器）属于CPU的——部件。

A运算器B控制器

C存储器DI/O接口6.在计算机中存放当前指令的寄存器叫做（1）A

；在顺序执行指令的情况下（存储器按字节编址，指令字长32位），每执行一条指令，使寄存器自动加（2）I；在执行D（3）或E（4）操作时，C（5）应接受新地址。

A指令寄存器B地址寄存器C程序计数器

D转移E中断F顺序

G1H2I47.计算机中指令的执行过程可以概括为以下步骤：1）读取指令。把（1）中的内容经（2）送入内存的有关寄存器，读出内存中存储的指令并将其送入（3）。2）指令译码。（3）中操作码部分送指令译码其产生相应的操作控制信号，地址码部分则（4）

（1）A、指令寄存器B、程序计数器

C、栈地址寄存器D、变址寄存器（2）A、数据总线B、控制总线

C、地址总线

D、I/O总线（3）A、指令寄存器

B、程序计数器

C、标志寄存器D、Cache寄存器

（4）A、作为操作数的内存地址去读出操作数

B、作为操作数的寄存器地址去读出操作数

C、作为操作数本身

D、要按寻址方式执行相应操作后去获得操作数3）按指令操作码执行相应的操作和运算。4）形成下一条要取指令的地址。若本次指令是非转移指令，则（1）中内容加本次指令字节长度值或直接置为下一指令的地址值。若本次指令是转移指令且转移条件成立，则根据指令给