第四章触发器

第4章时序逻辑电路引论学习要点：触发器的逻辑功能触发器的逻辑功能转换触发器的逻辑的应用4.1基本RS触发器4.2同步触发器4.3主从触发器4.4边沿触发器4.5不同类型触发器间的转换第4章时序逻辑电路引论4.0概述触发器是构成时序逻辑电路的基本逻辑部件。它有两个稳定的状态：0状态和1状态；在不同的输入情况下，它可以被置成0状态或1状态；当输入信号消失后，所置成的状态能够保持不变。所以，触发器可以记忆1位二值信号。根据逻辑功能的不同，触发器可以分为RS触发器、D触发器、JK触发器、T和T´触发器；按照结构形式的不同，又可分为基本RS触发器、同步触发器、主从触发器和边沿触发器。4.0概述4.1基本RS触发器电路组成和逻辑符号信号输入端，低电平有效。信号输出端，Q=0、Q=1的状态称0状态，Q=1、Q=0的状态称1状态，工作原理RSQ10010

10①R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1；再由S=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0或复位。R端称为触发器的置0端或复位端。0110RSQ010②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1；再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。S端称为触发器的置1端或置位端。10

11110③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。RSQ0101011

1不变100011RSQ01010111不变0

0不定？④R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。特性表（真值表）现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。次态：触发器接收输入信号之后所处的新的稳定状态。次态Qn+1的卡诺图特性方程触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式状态图描述触发器的状态转换关系及转换条件的图形称为状态图01×1/1×/10/01/①当触发器处在0状态，即Qn=0时，若输入信号＝01或11，触发器仍为0状态；RS②当触发器处在1状态，即Qn=1时，若输入信号＝10或11，触发器仍为1状态；RSRS若＝10，触发器就会翻转成为1状态。RS若＝01，触发器就会翻转成为0状态。RS=波形图反映触发器输入信号取值和状态之间对应关系的图形称为波形图RSQQ置1置0置1置1置1保持不允许基本RS触发器的特点（1）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。（2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。（3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。（4）在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。在数字电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为RS触发器。集成基本RS触发器EN＝1时工作EN＝0时禁止1S2S4.2同步触发器1、同步RS触发器RSCP＝0时，R=S=1，触发器保持原来状态不变。CP＝1时，工作情况与基本RS触发器相同。RSQ01010111不变0

0不定Q10001100不变1

1不定RS特性表特性方程CP=1期间有效主要特点波形图（1）时钟电平控制。在CP＝1期间接收输入信号，CP＝0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。（2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。不变不变不变不变不变不变置1置0置1置0不变2、同步JK触发器CP=1期间有效将S=JQn、R=KQn代入同步RS触发器的特性方程，得同步JK触发器的特性方程：CPJKQn+1功能100Qn保持1010置01101置1111Qn翻转特性表JK=00时不变JK=01时置0JK=10时置1JK=11时翻转状态图波形图在数字电路中，凡在CP时钟脉冲控制下，根据输入信号J、K情况的不同，具有置0、置1、保持和翻转功能的电路，都称为JK触发器。3、同步D触发器（D锁存器）CP=1期间有效将S=D、R=D代入同步RS触发器的特性方程，得同步D触发器的特性方程：3、同步D触发器（D锁存器）DQn+10011DQnQn+1000010101101D触发器功能表D触发器特性表状态图波形图在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。集成同步D触发器CP1、2CP3、4POL＝1时，CP＝1有效，锁存的内容是CP下降沿时刻D的值；POL＝0时，CP＝0有效，锁存的内容是CP上升沿时刻D的值。4.3主从触发器1、主从RS触发器工作原理（1）接收输入信号过程CP=1期间：主触发器控制门G7、G8打开，接收输入信号R、S，有：

从触发器控制门G3、G4封锁，其状态保持不变。1001（2）输出信号过程CP下降沿到来时，主触发器控制门G7、G8封锁，在CP=1期间接收的内容被存储起来。同时，从触发器控制门G3、G4被打开，主触发器将其接收的内容送入从触发器，输出端随之改变状态。在CP=0期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即Q的值当然不可能改变。CP下降沿到来时有效特性方程工作原理逻辑符号电路特点主从RS触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP＝1期间接收输入信号，CP下降沿到来时触发翻转的特点。但其仍然存在着约束问题，即在CP＝1期间，输入信号R和S不能同时为1。2、主从JK触发器代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程：将主从JK触发器没有约束。特性表时序图电路特点逻辑符号①主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP＝1期间接收输入信号，CP下降沿到来时触发翻转的特点。②输入信号J、K之间没有约束。③存在一次变化问题。带清零端和预置端的主从JK触发器RD=0，直接置001111001SD=0，直接置110001111带清零端和预置端的主从JK触发器的逻辑符号集成主从JK触发器低电平有效低电平有效CP下降沿触发与输入主从JK触发器的逻辑符号主从JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP＝1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。4.4边沿触发器 由于主从触发器在CP=1期间输入端是开发的，则可能接收到外界的干扰信号，使触发器可靠性降低。为了解决在CP有效期间触发器出现多次翻转（或空翻）和一次翻转问题，收入边沿触发器。 边沿触发器是指对输入信号的接收是发生在时钟脉冲的边沿（上升沿或下降沿）时刻，并由此时输入决定输出的相应状态。也就是说，触发器只有在CP脉冲的边沿（上升或下降）到来时，才接收信号。这种实现触发器状态翻转的方式称为边沿触发方式，以这种方式工作的触发器称为边沿触发器。边沿触发器实现方法通常有两种： 1、利用触发器内部门电路的延时时间不同来实现，如：下降沿触发的JK触发器。 2、利用直流反馈原理（或叫维持阻塞原理）来实现，如：上降沿触发的D触发器。 边沿触发器 4.4边沿触发器1、下降沿触发的JK触发器电路组成电路分两部份：上面部份是由两个与或非门构成的基本R-S触发器；下面部份是两个与非门作输入引导门。电路要求：与非门1、2的平均延时时间应比基本触发器的平均延时长。1、下降沿触发的JK触发器工作原理（1）CP＝0时，门1、2和门3、6均被封锁，S=R=1，使触发器维持原状态。（2）CP＝1时，门1、2和门3、6均被打开，则:这时输入信号J、K有效但不影响基本R-S触发器。1、下降沿触发的JK触发器工作原理（3）当CP的下降沿来时，首先门3、6均被封锁，从而解除基本触发器的封锁状态。由于门1、2比基本触发器的平均延时长，则门1、2的输出R、S还未变为1，而维持CP下降沿前的状态，即：1、下降沿触发的JK触发器工作原理（3）当CP的上降沿来时，因为门1、2延时长，则门1、2的输出R、S还为1时门3、6就已被封锁，从而触发器的状态不变。这种触发器只有在最临近时钟下降沿前的J、K信号才能引起触发器姿态的改变，而其他时刻的输入信号不能影响触发器的状态。这种触发器大大提高了抗干扰能力，可靠性高。1、下降沿触发的JK触发器带异步置位复位端的JK触发器。（蓝线部份）边沿JK触发器的逻辑符号边沿JK触发器的特点①边沿触发，无一次变化问题。②功能齐全，使用方便灵活。③抗干扰能力极强，工作速度很高。特性表时序图集成边沿JK触发器①74LS112为CP下降沿触发。②CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。注意4.4边沿触发器2、维持阻塞D触发器（利用直流反馈原理实现）电路组成电路分两部份：上面部份是同步R-S触发器；下面部份是两个与非门作输入引导门。电路无特殊要求：

2、维持阻塞D触发器（利用直流反馈原理实现）工作原理（1）CP＝0时，门3、4被封锁，S=R=1，使触发器维持原状态。而门5、6输出为：a=D,b=D。（2）CP＝0→1时，门5、6输出进入门3、4，使：S=D、R=SD=D，则：这时实现D触发器的功能。2、维持阻塞D触发器（利用直流反馈原理实现）工作原理（3）CP＝1时，假定输入则D变为D，在CP上升沿来时，R=D，S=D，则： a=1，b=D可得R、S不变，触发器状态不变。2、维持阻塞D触发器带异步复位置位端的D触发器逻辑符号DQn+100112、维持阻塞D触发器集成边沿D触发器注意：CC4013的异步输入端RD和SD为高电平有效。CP上升沿触发4.5不同类型触发器之间的转换转换步骤：（1）写出已有触发器和待求触发器的特性方程。（2）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。（3）比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。（4）根据转换逻辑画出逻辑电路图。转换方法：利用令已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑。1、将JK触发器转换为RS、D、T和T＇触发器JK触发器→RS触发器RS触发器特性方程变换RS触发器的特性方程，使之形式与JK触发器的特性方程一致：比较，得：电路图JK触发器→D触发器写出D触发器的特性方程，并进行变换，使之形式与JK触发器的特性方程一致：与JK触发器的特性方程比较，得：电路图JK触发器→T触发器在数字电路中，凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能的电路，即当T＝0时能保持状态不变，T＝1时一定翻转的电路，都称为T触发器。特性表逻辑符号T触发器特性方程：与JK触发