第5章DSP的AD转换器

第5章

DSP的A/D转换器本章内容：5.1F281x的A/D转换器的特点5.2自动排序器原理5.3自动排序模式5.4ADC时钟定标5.5ADC寄存器5.6ADC的C语言编程实例2/6/20231山东大学控制学院张东亮5.1F281x的A/D转换器的特点

TMS320C281xDSP控制器是一种32位单片机(Microcontroller)，即单片解决方案(SingleChipSolution),也是由CPU、存储器、接口等组成。DSP控制器片内接口部件（也称片内外设）有数字I/O接口、模/数转换模块、事件管理器模块、各种通信模块（包括SCI串行通信接口、SPI串行外设接口、CAN控制器模块、多通道缓冲串口McBSP）等。2/6/20232山东大学控制学院张东亮

281xDSP内部有一个12位模/数转换器ADC（AnalogtoDigitalConverter)，可有16路模拟输入信号,转换时间可以在80ns以内。16个结果寄存器ADCRESULT0~15存储转换结果。A/D转换器的特点12位ADC模块，内含采样/保持电路。同时采样或顺序采样模式。模拟输入范围0~3V。25MHz的ADC时钟频率，转换时间短。16通道，多路选通输入。可在一次采样中同时实现16路自动转换的自动排序。排序器可以作为两个独立的8通道排序器或一个16通道排序器(即级联模式)。16个结果寄存器存储转换结果，皆可独立寻址。2/6/20233山东大学控制学院张东亮多个触发源可以启动A/D转换。包括软件(S/W,Software)启动、事件管理器A/B(多个触发源)启动、外部引脚触发启动。灵活的中断控制，允许每个排序的结束(EOS,EndofSequence)或每两次EOS申请中断一次。排序器可以工作在启动/停止模式，允许多个时间排序的触发源同步转换。EVA、EVB触发源可以独立工作在双排序器模式。采样保持(S/H)获取时间窗有单独的预分频时钟。2/6/20234山东大学控制学院张东亮8ADCInputsControlPeripheralsFast&Flexible

12-bit16-ChannelADC12.5MSPSthroughput(80nspipelineconversion,200nssingleconversion)Dualsample/holdenablesimultaneoussamplingorsequencingsamplingmodesAnaloginput:0Vto3V16channel,multiplexedinputsAutoSequencersupportsupto16conversionswithoutCPUinterventionSequencercanbeoperatedastwoindependent8-statesequencersorasonelarge16-statesequencerSixteenresultregisters(individuallyaddressable)tostoreconversionvaluesResult

Registers16wordsAnalog

MUXPrescalerS/H012-bit

ADCModule8ADCInputsAnalog

MUXS/H1SYSCLKStartofConversionAutoSequencerADCOn-Chip12-bit

Analog-to-DigitalConverter2/6/20235山东大学控制学院张东亮ADC模块原理框图2/6/20236山东大学控制学院张东亮ADC寄存器ADC控制寄存器1：ADCTRL1。ADC控制寄存器2：ADCTRL2。ADC控制寄存器3：ADCTRL3。最大通道转换寄存器:ADCMAXCONV。自动排序状态寄存器:ADCASEQSR。ADC状态和标志寄存器:ADCST。ADC输入通道排序寄存器:ADCCHSELSEQ1~4。ADC转换结果缓冲寄存器:ADCRESULT0~15。2/6/20237山东大学控制学院张东亮5.2自动排序器原理自动排序器可以对模拟通道的转换顺序进行排序。ADC排序器由两个8状态排序器SEQ1和SEQ2组成，也可以级联成一个16状态排序器。这里的状态指排序器中自动转换的数量。排序器有两种工作模式：单排序器即级联模式，双排序器模式。单排序器可以有16个转换通道。双排序器模式为两个独立的8状态（或8通道）转换。2/6/20238山东大学控制学院张东亮单排序器(级联)模式的自动排序ADC框图2/6/20239山东大学控制学院张东亮2/6/202310山东大学控制学院张东亮双排序器模式的自动排序的ADC框图2/6/202311山东大学控制学院张东亮2/6/202312山东大学控制学院张东亮ADC单操作模式和级联操作模式比较特点单8状态排序器1(SEQ1)单8状态排序器2(SEQ2)级联16状态排序器(SEQ)开始转换触发信号(SOC)EVA,软件,外部引脚EVB,软件EVA,EVB,软件,外部引脚最大转换数(即排序器长度)8816自动停在排序器的结尾(EOS)是是是优先级高低无效ADC转换结果寄存器0~78~150~15ADCCHSELSEQn位的分配CONV00~CONV07CONV08~CONV15CONV00~CONV152/6/202313山东大学控制学院张东亮5.3自动排序模式不间断的自动排序模式（UninterruptAutosequencedMode）即连续转换模式，在该模式下SEQ1/SEQ2能在一次排序过程中,对多达8个转换通道进行自动排序。例，采用SEQ1的双排序模式下的转换。设在SEQ1中有7路转换，即ADCINA2和ADCINA3各两次，ADCINA6、ADCINA7和ADCINB4各1次。则 ADCCHSELSEQ1:0x3232 ADCCHSELSEQ2:0x0C76 MAXCONV1:61.不间断的自动排序模式2/6/202314山东大学控制学院张东亮ADCCHSELSEQn各寄存器数值Bits5~12Bits11~8Bits7~4Bits3~03232ADCCHSELSEQ1x0C76ADCCHSELSEQ2xxxxADCCHSELSEQ3xxxxADCCHSELSEQ42/6/202315山东大学控制学院张东亮事件管理器触发排序转换的例子2.排序器的启动/停止模式例，排序器的启动/停止操作。要求触发1（定时器下溢）到来时，开始3个自动转换(I1,I2,I3)。触发2（定时器周期匹配）到来时，开始另外3个自动转换(V1,V2,V3)。触发事件1、2在时间上相差25微秒。2/6/202316山东大学控制学院张东亮ADC输入通道选择控制寄存器ADCCHSELSEQn设置Bits5~12Bits11~8Bits7~4Bits3~0V1I3I2I1ADCCHSELSEQ1xxV3V2ADCCHSELSEQ2xxxxADCCHSELSEQ3xxxxADCCHSELSEQ42/6/202317山东大学控制学院张东亮ADC结果寄存器ADC结果寄存器ADC转换结果ADC结果寄存器ADC转换结果ADCRESULT0I1ADCRESULT8xADCRESULT1I2ADCRESULT9xADCRESULT2I3ADCRESULT10xADCRESULT3V1ADCRESULT11xADCRESULT4V2ADCRESULT12xADCRESULT5V3ADCRESULT13xADCRESULT6xADCRESULT14xADCRESULT7xADCRESULT15x2/6/202318山东大学控制学院张东亮3.同时采样模式ADC有同时采样两路ADCINxx输入的能力，前提为一路输入是ADCINA0~ADCINA7，另一路输入是ADCINB0~ADCINB7，而且两路输入的偏移量是对应的，例如ADCINA0和ADCINB0。2/6/202319山东大学控制学院张东亮4.输入触发描述不同排序器下的不同触发源SEQ1(排序器1)SEQ2(排序器2)级联排序器SEQ软件触发(软件SOC)软件触发(软件SOC)软件触发(软件SOC)事件管理器A(EVASOC)事件管理器B(EVBSOC)事件管理器A(EVASOC)外部SOC引脚事件管理器B(EVBSOC)外部SOC引脚2/6/202320山东大学控制学院张东亮排序转换中的中断操作模式5.排序器转换中的中断操作有三种情况，两种中断模式。第一种情况：两次采样的采样数不一样。模式l中断操作(即每次EOS都产生中断)。第二种情况：两次采样的采样数一样。模式2中断操作(即每2次EOS产生1个中断)。第三种情况：两次采样的采样数一样（虚读）。模式2中断操作(即每2次EOS产生1个中断)。2/6/202321山东大学控制学院张东亮ADC内核时钟和采样保持时钟通往ADC的时钟链5.4ADC时钟定标2/6/202322山东大学控制学院张东亮5.5ADC寄存器ADC控制寄存器1：ADCTRL1。ADC控制寄存器2：ADCTRL2。ADC控制寄存器3：ADCTRL3。ADC最大通道转换寄存器：ADCMAXCONV。自动排序状态寄存器：ADCASEQSR。ADC状态和标志寄存器：ADCST。ADC输入通道排序寄存器:ADCCHSELSEQ1~4。ADC转换结果缓冲寄存器:ADCRESULT0~15。2/6/202323山东大学控制学院张东亮ADC控制寄存器1：ADCTRL1位14RESET:模数转换模块软件复位位。位13~12SUSMOD1~SUSMOD0：仿真悬挂模式。位11~8ACQ_PS3~ACQ_PS0：采样时间窗宽度位。位7CPS：内核时钟预分频器。位6CONTRUN：连续运行位。位5SEQOVRD：排序器超越模式位。位4SEQCASC：级联排序器工作模式位。2/6/202324山东大学控制学院张东亮ADC控制寄存器2：ADCTRL2位15EVBSOCSEQ：级联排序器模式下EVBSOC使能位位14RSTSEQ1：复位排序器1位。位13SOCSEQ1：开始转换SOC触发排序器1。位11INTENASEQ1：排序器SEQ1的中断使能位。位10INTMODSEQ1：排序器SEQ1的中断模式控制位。位8EVASOCSEQ1：EVA对SEQ1产生SOC信号的屏蔽位。2/6/202325山东大学控制学院张东亮位7EXTSOCSEQ1：外部信号启动SEQ1转换位。位6RSTSEQ2：复位排序器2。位5SOCSEQ2：启动SEQ2转换位。位3INTENASEQ2：SEQ2的中断使能控制位。位2INTMODSEQ2：SEQ2的中断模式控制位。位0EVBSOCSEQ2：EVB对SEQ2产生SOC信号的屏蔽位。2/6/202326山东大学控制学院张东亮ADC控制寄存器3：ADCTRL3位7~6ADCBGRFDN1、ADCBGRFDN0：模数转换内部带隙(Bandgap)和参考电压源电路的电源上电。这两位控制ADC内部参考电压源电路的上电与断电。位5ADCPWDN：模数转换模块掉电控制位。位0SMODE_SEL：采样模式选择位。2/6/202327山东大学控制学院张东亮位4~1ADCCLKPS[3~0]：内核时钟分频器。ADC时钟分频情况

ADCCLKPS[3~0]内核时钟分频ADCLK00000HSPCLK/(ADCTRLl[7]+1)000l1HSPCLK/[2*(ADCTRLl[7]+1)]00102HSPCLK/[4*(ADCTRLl[7]+1)]………111014HSPCLK/[28*(ADCTRLl[7]+1)]111115HSPCLK/[30*(ADCTRLl[7]+1)]2/6/202328山东大学控制学院张东亮最大通道转换寄存器：ADCMAXCONV位6~0MAXCONVn：定义一次自动转换最多可以转换的通道个数。一次转换的个数为MAXCONVn+1。2/6/202329山东大学控制学院张东亮自动排序状态寄存器：ADCASSR位11~8SEQCNTR[3~0]：排序计数器状态位。在转换排序开始时，SEQCNTR[3~0]初始化为MAXCONV中的值。在一个自动转换排序的每一个转换之后，排序器的计数器减1。位6~0是排序器SEQ2和SEQ1的指针。作为TI测试用。

2/6/202330山东大学控制学院张东亮ADC状态和标志寄存器：ADCST位7EOSBUF2：SEQ2的排序缓冲器结束位。位6EOSBUF1：SEQ1的排序缓冲器结束位。位5INTSEQ2CLR：SEQ2中断清零位。位4INTSEQ1CLR：SEQ1中断清零位。位3SEQ2BSY：SEQ2忙状态位。位2SEQ1BSY：SEQ1忙状态位。位1INTSEQ2：SEQ2中断标志位。位0INTSEQ1：SEQ1中断标志位。2/6/202331山东大学控制学院张东亮ADC输入通道排序寄存器:ADCCHSELSEQ1~4每4位的CONVnn选择16路模拟输入通道中的一个作为自动排序的转换通道。2/6/202332山东大学控制学院张东亮ADC转换结果缓冲寄存器:ADCRESULT0~15寄存器ADCRESULTn中12位转换结果是左对齐的，即存放在16位寄存器的高12位。2/6/202333山东大学控制学院张东亮5.6ADC的C语言编程实例

例，A/D转换程序。采用双排序器和顺序采样模式,排序器SEQ1对两个模拟输入通道ADCINA0和ADCINA1的电压信号进行自动转换。排序器采用事件管理器EVA(T1)的下溢中断标志作为触发启动信号。使用ADC模块的中断方式，每次排序结束(EOS)都产生中断。在中断服务程序中，读取模拟量的转换结果并存储到两个长度为1024的数组Voltage1和Voltage2中。2/6/202334山东大学控制学院张东亮#include“DSP281x_Device.h” //DSP281x寄存器头文件interruptvoidadc_isr(void); //ADC中断函数声明

//Globalvariablesusedinthisexample全局变量定义

Uint16ConversionCount; //转换次数计数

Uint16Voltage1[1024];//模拟输入ADCINA0的电压转换结果存储数组

Uint16Voltage2[1024];//模拟输入ADCINA1的电压转换结果存储数组

main(){InitSysCtrl(); //初始化PLL,WD,外设时钟

DINT; //关中断InitPieCtrl(); //初始化pie寄存器IER=0x0000; //禁止所有的中断IFR=0x0000;InitPieVectTable(); //初始化pie中断向量表EALLOW; //使能中断向量表写入

2/6/202335山东大学控制学院张东亮PieVectTable.ADCINT=&adc_isr;EDIS; //中断向量表保护

AdcRegs.ADCTRL1.bit.RESET=1;//ResettheADCmoduleasm("RPT#10||NOP");//Wait12-cyclesforADCresettotakeeffect AdcRegs.ADCTRL3.all=0x00C8;//firstpower-uprefandbandgapcircuitsAdcRegs.ADCTRL3.bit.ADCBGRFDN=0x3;//Powerupbandgap/refcircuitryAdcRegs.ADCTRL3.bit.ADCPWDN=1;//PoweruprestofADC//EnableADCINTinPIEPieCtrlRegs.PIEIER1.bit.INTx6=1;IER|=M_INT1; //EnableCPUInterrupt1EINT; //EnableGlobalinterruptINTMERTM; //EnableGlobalrealtimeinterruptDBGMConversionCount=0;//ConfigureADCAdcRegs.ADCMAXCONV.all=0x0001;//Setup2conv'sonSEQ1AdcRegs.ADCCHSELSEQ1.bit.CONV00=0x0;//ADCINA0as1stSEQ1AdcRegs.ADCCHSELSEQ1.bit.CONV01=0x1;//ADCINA1as2ndSEQ12/6/202336山东大学控制学院张东亮AdcRegs.ADCTRL2.bit.EVA_SOC_SEQ1=1;//EnableEVASOCtostartSEQ1AdcRegs.ADCTRL2.bit.INT_ENA_SEQ1=1;//EnableSEQ1interrupt(everyEOS)//ConfigureEVA//AssumesEVAClockisalreadyenabledinInitSysCtrl();EvaRegs.T1CMPR=0x0080; //SetupT1comparevalueEvaRegs.T1PR=0x10; //SetupperiodregisterEvaRegs.GPTCONA.bit.T1TOADC=1;//EnableEVASOCinEVAEvaRegs.T1CON.all=0x1042;//EnableT1compare(upcountmode)//WaitforADCinter