电子技术基础知到智慧树章节测试课后答案2024年秋同济大学

电子技术基础知到智慧树章节测试课后答案2024年秋同济大学绪论单元测试

模拟信号的每一个物理量都有明确的物理意义。

A:错B:对

答案:对

第一章单元测试

在N型半导体中如果掺入足够量的三价元素，可将其改型为P型半导体。

A:错B:对

答案:对因为N型半导体的多子是自由电子，所以它带负电。

A:对B:错

答案:错PN结在无光照、无外加电压时，结电流为零。

A:对B:错

答案:对处于放大状态的晶体管，集电极电流是多子漂移运动形成的。

A:错B:对

答案:错PNP管工作于放大区的偏置条件是发射结正偏导通，集电结反偏。

A:错B:对

答案:对晶体管工作于放大区时，流过发射结的电流主要是扩散电流。

A:对B:错

答案:对

PN结加正向电压时，空间电荷区将（）

A:变窄

B:基本不变

C:变宽

答案:变窄

稳压管的稳压区是其工作在（）

A:反向击穿

B:正向导通

C:反向截止

答案:反向击穿

当晶体管工作在放大区时，发射结电压和集电结电压应为（）

A:前者正偏、后者也正偏

B:前者反偏、后者也反偏

C:前者正偏、后者反偏

答案:前者正偏、后者反偏

当一个Si材料PN结外加反向电压时，它的耗尽层变宽，势垒增强。因此，其扩散电流为（）

A:无穷大

B:微安数量级

C:0mA

D:毫安数量级

答案:0mA

第二章单元测试

只有电路既放大电流又放大电压,才称其有放大作用。

A:错B:对

答案:错电路中各电量的交流成分是交流信号源提供的。

A:错B:对

答案:错放大电路必须加上合适的直流电源才能正常工作。

A:对B:错

答案:对由于放大的对象是变化量，所以当输入直流信号时，任何放大电路的输出都毫无变化。

A:错B:对

答案:错只要是共射放大电路，输出电压的底部失真都是饱和失真。

A:错B:对

答案:错直接耦合放大电路存在零点漂移的原因是(

)

A:电阻阻值有误差

B:晶体管参数的分散性

C:电源电压不稳

D:晶体管参数受温度影响

答案:晶体管参数受温度影响

集成放大电路采用直接耦合方式的原因是(

)

A:便于设计

B:放大交流信号

C:不易制作大容量电容

答案:不易制作大容量电容

选用差动放大电路的原因是(

)

A:提高输入电阻

B:稳定放大倍数

C:克服温漂

答案:克服温漂

差动放大电路的差模信号是两个输入端信号的(

)

A:和

B:差

C:平均值

答案:差

共模信号是两个输入端信号的(

)

A:平均值

B:和

C:差

答案:平均值

用恒流源取代长尾式差动放大电路中的发射极电阻，将使单端电路的(

)

A:抑制共模信号能力增强

B:差模输入电阻增大

C:差模放大倍数数值增大

答案:抑制共模信号能力增强

第三章单元测试

集成运放电路采用直接耦合方式是因为(

)

A:可获得很大的放大倍数

B:集成工艺难于制造大容量电容

C:可使温漂小

答案:集成工艺难于制造大容量电容

通用型集成运放适用于放大(

)

A:低频信号

B:任何频率信号

C:高频信号

答案:低频信号

集成运放制造工艺使得同类半导体管的(

)

A:参数一致性好

B:参数不受温度影响

C:指标参数准确

答案:参数一致性好

集成运放的输入级采用差分放大电路是因为可以(

)

A:提高输入电阻

B:减小温漂

C:增大放大倍数

答案:减小温漂

为增大电压放大倍数,集成运放的中间级多采用(

)

A:共射放大电路

B:共基放大电路

C:共集放大电路

答案:共射放大电路

直接耦合放大电路不能放大（）

A:直流信号

B:缓慢变化的交流信号

C:交流信号

D:频率远大于该电路上限频率的信号

答案:频率远大于该电路上限频率的信号

直流反馈和交流反馈应分别在电路的直流通路和交流通路中判断。

A:错B:对

答案:对若放大电路的放大倍数为负，则引入的反馈一定是负反馈。

A:错B:对

答案:错放大电路引入负反馈之后，当负载电阻变化时输出电压基本不变。

A:错B:对

答案:错多级放大电路的输出电阻与第二级电路的输出电阻无关。

A:错B:对

答案:错

第四章单元测试

用（）位二进制数可以表示任意两位十进制数。

A:9

B:8

C:10

D:7

答案:7

用（

）位二进制数可以表示十进制数5000。

A:11

B:12

C:14

D:13

答案:13

一个数字信号只有两种取值，分别用（）表示。

A:2，3

B:1，2

C:0，1

答案:0，1

二进制数0和1可以表示任意数量的大小，也可以表示两种不同的逻辑状态。

A:错B:对

答案:对8位二进制数可以表示的最大十进制数为256。

A:对B:错

答案:错二进制数乘法运算过程是由左移被乘数与加法运算实现的。

A:错B:对

答案:对将二进制原码的数值位逐位求反，然后在最低位加1得到补码。

A:错B:对

答案:错两个符号相反的二进制数相加会产生溢出。

A:对B:错

答案:错二进制数110101的8421BCD码为01010011。

A:对B:错

答案:对若A×B=A+B，则A=B。

A:对B:错

答案:对

第五章单元测试

组合逻辑电路在任何时刻，电路的输出状态只取决于该时刻输入信号的组合而与电路原来的状态无关。

A:对B:错

答案:对通过逻辑电路可以直接写出逻辑函数。

A:对B:错

答案:对组合逻辑电路的设计就是根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路。

A:错B:对

答案:对数字电路只能以二进制信号工作。

A:错B:对

答案:对半导体数码管分共阴极和共阳极两种。

A:错B:对

答案:对数据选择器又叫多路开关。

A:错B:对

答案:对由于竞争而引起的电路输出发生瞬间错误地现象称为冒险。

A:对B:错

答案:对3位二进制代码可译（）个高低电平信号。

A:9

B:8

C:7

D:10

答案:8

优先识别级别信号并进行编码的组合逻辑器件称为（）

A:优先编码器

B:8421码编码器

C:二进制编码器

D:二进制译码器

答案:优先编码器

组合逻辑电路无法消除竞争与冒险的是（）

A:修改逻辑设计

B:在输出端接入滤波电容

C:屏蔽输入信号的尖峰干扰

答案:屏蔽输入信号的尖峰干扰

第六章单元测试

欲使与非门构成的基本SR锁存器保持原态不变，则输入信号应为（）

A:S=R=0

B:S=0,R=1

C:S=1,R=0

D:S=R=1

答案:S=R=1

对于JK触发器，设输入J=0，K=1，在CP脉冲作用后，触发器的次态应为（）

A:0

B:翻转

C:1

D:不变

答案:0

在下列锁存器和触发器中，没有约束条件的是（）

A:逻辑门控SR触发器

B:基本SR锁存器

C:主从SR触发器

D:边沿D触发器

答案:边沿D触发器

电路如图所示,SD、RD能起到直接置位和复位作用的时刻是（）

A:CP=0

B:CP=1

C:CP的上升沿

D:与CP无关

答案:与CP无关

对于用两个或非门构成的基本SR锁存器，如果S=R=0，则触发器的状态应为（）

A:不定

B:置1

C:不变

D:置0

答案:不变

电路如图所示，经CP脉冲作用后，如要使得触发器的状态不变，则A、B输入应为（）

A:A=1，B=1

B:A=1，B=0

C:A=0，B=1

答案:A=1，B=1

为将D触发器转换为T触发器，所示电路的虚框内应是（）

A:异或门

B:或非门

C:与非门

D:同或门

答案:同或门

锁存器和触发器有两个工作特性，一是具有两个能够自动保持的稳定状态，二是在输入信号作用下可以触发翻转。正是由于这两个性能，才使锁存器和触发器得以（）

A:实现不同的逻辑功能

B:有不同的电路结构形式

C:存储1位二进制数据

D:有不同的触发方式

答案:存储1位二进制数据

欲使主从JK触发器在时钟脉冲作用下的次态和现态相反，则JK的取值应为（）

A:00

B:11

C:10

D:01

答案:11

图2.7所示电路中，能完成逻辑功能的电路有（）

A:图（b）B:图（d）C:图（c）

D:图（a）

答案:图（a）

第七章单元测试

异步时序逻辑电路的触发器不是同时的，没有统一的CLK。

A:对B:错

答案:对异步时序逻辑电路分析方法不需要写出触发器的时钟信号。

A:错B:对

答案:错存储N位二进制代码需要N个触发器。

A:错B:对

答案:对计数器的模是指构成计数器的触发器的个数。

A:错B:对

答案:错把一个五进制计数器和一个十进制计数器串联可得到一个15进制的计数器。

A:对B:错

答案:错时序电路不含有记忆功能的器件。

A:对B:错

答案:错同步时序电路具有统一的时钟CP控制。

A:对B