逻辑和逻辑门电路

第六章门电路和组合逻辑电路6.1数字电路概述6.2数字电路中数的表示方法6.3晶体管开关作用6.4逻辑门电路6.5组合逻辑电路的分析与综合6.6数字组合逻辑电路16.3晶体管的开关作用UiRB+UCCRCUOIC(mA)1234UCE(V)36912IB=020A40A60A80A100A０数字电路是利用晶体管的开关作用进行工作的。Q1Q22饱和截止3V0VuO0(0)相当于开关断开相当于开关闭合uOUCC(1)uO+UCCRCECuO+UCCRCEC6.3晶体管的开关作用数字电路是利用晶体管的开关作用进行工作的。UiRB+UCCRCUO36.3晶体管的开关作用R1R2AF+uccuAtuFt+ucc（三极管截止）0.3V饱和压降46.4.1基本逻辑门电路逻辑：事物的因果关系，也称为逻辑关系。逻辑关系：与、或、非、与非、或非、同或、异或等。6.4逻辑门电路门电路:“门”是一种开关，在一定条件下能允许信号通过。逻辑门电路：门电路的输入与输出之间满足一定的逻辑关系，又称为逻辑门电路。逻辑门电路包括：

与门、非门、或门、与非门、或非门、同或门、异或门等5门电路的输入和输出信号都是用电位的高低来表示，而电位的高低用“1”、“0”两种状态来表示。正逻辑系统：高电平用“1”表示，低电平用“0”表示。负逻辑系统：高电位用“0”表示，低电平用“1”表示。门电路是用以实现逻辑关系的电子电路。6.4.1基本逻辑门电路本教材使用正逻辑系统6220V+-设：开关断开、灯不亮用逻辑“0”表示，开关闭合、灯亮用逻辑“1”表示。逻辑表达式：F=A•B1.“与”逻辑和与门“与”逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。BFA状态表FD1D2AB+12VABF000010100111&ABF逻辑符号6.4.1基本逻辑门电路7BF220VA+-2.“或”逻辑和或门

“或”逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。逻辑表达式：

F=A+B真值表000111110110ABFFD1D2AB-12V1ABF逻辑符号6.4.1基本逻辑门电路83.“非”逻辑和非门

“非”逻辑关系是否定或相反的意思。逻辑表达式：F=A状态表101AF0F220VA+-RR1DR2AF+12V+3V逻辑符号AF16.4.1基本逻辑门电路9例：根据输入波形画出输出波形ABF1&ABF1>1ABF2F210与非：条件A、B、C都具备，则F不发生。或非：条件A、B、C任一具备，则F不发生。异或：条件A、B有一个具备，另一个不具备则F发生。4.复合逻辑与复合门电路6.4.1基本逻辑门电路1ABFC=1ABFABFC&11

体积大、工作不可靠。需要不同电源。各种门的输入、输出电平不匹配。分立元件门电路的缺点6.4.1基本逻辑门电路集成电路的优点：体积小、可靠性高、速度快的特点，而且输入、输出电平匹配。根据电路内部的结构，可分为DTL、TTL、HTL、MOS管集成门电路。12§6.4.2TTL门电路

体积大、工作不可靠。需要不同电源。各种门的输入、输出电平不匹配。集成电路的优点：分立元件门电路的缺点：体积小、可靠性高、速度快的特点，而且输入、输出电平匹配。13TTL—Transistor-Transistor-

Logic集成门电路双极型TTL(Transistor-TransistorLogicIntegratedCircuit,TTL)ECLNMOSCMOSPMOSMOS型（Metal-Oxide-

Semiconductor，MOS）6.4.2

TTL门电路14§6.4.2

TTL门电路1.TTL与非门+5VFR4R2750ΩR1360ΩT2R5R3T3T4T1T5b1c1ABC内部结构15+5VR1T1b1c1ABCc1D1D2AB+5VD2C与门§6.4.2

TTL门电路1.TTL与非门内部结构161.TTL与非门§6.4.2

TTL门电路工作原理+5VFR4R2R1T2R5R3T3T4T1T5ABC“0”1V不足以让T2、T5导通三个PN结导通需2.1V任一输入为低电平（0.3V）时171.TTL与非门§6.4.2

TTL门电路+5VFR4R2R1R5T3T4T1ABC“0”1VIouo=5-uR2-ube3-ube43.6V高电平！工作原理拉电流任一输入为低电平（0.3V）时18§6.4.2

TTL门电路1.TTL与非门+5VFR4R2R1T2R5R3T3T4T1T5ABC输入全为高电平（3.6V）时“1”全导通电位被钳在2.1V全反偏工作原理T2饱和T5饱和19§6.4.2

TTL门电路1.TTL与非门输入全为高电平（3.6V）时工作原理+5VFR4R2R1T2R5R3T3T4T1T5ABC“1”全反偏1V截止全导通20§6.4.2

TTL门电路1.TTL与非门输入全为高电平（3.6V）时工作原理+5VFR2R1T2R3T1T5ABC“1”uF=0.3VIo灌电流21测试电路&+5Vuiu0TTL与非门的主要特性参数：1）电压传输特性22u0(V)ui(V)123UOH(3.6V)UOL(0.3V)阈值UT=1.4V理想的传输特性输出低电平输出高电平ui(V)123UOH(3.6V)u0(V)传输特性曲线(0.3V)UOL0.7V1.3V1.4V典型值3.6V，2.4V为合格典型值0.3V，0.4V为合格TTL与非门的主要特性参数：1）电压传输特性23ui<UT时，认为ui是低电平。ui>UT时，认为ui是高电平。UT=1.4VTTL与非门的主要特性参数：1）电压传输特性为了保证电路可靠工作，要求：输入高电平>2V；输入低电平<0.8V。24TTL与非门的主要特性参数：2）抗干扰能力低电平噪声容限电压UNL—保证输出高电平电压不低于额定值90%的条件下，所允许叠加在输入低电平电压上的最大噪声电压（正向电压）。UNL=UOFF–UIL关门电压UOFFUOFF是保证输出为额定高电平的90%时所对应的输入低电平的最大值。0.9UOHui(V)123UOH(3.6V)u0(V)输入低电平电压UIL允许叠加干扰25TTL与非门的主要特性参数：2）抗干扰能力ui(V)123UOH(3.6V)u0(V)输入高电平电压UIH高电平噪声容限电压UNH—保证输出低电平电压的条件下，所允许叠加在输入高电平电压上的最大噪声电压（负向电压）UNH=UIH–UON允许叠加干扰开门电压UON

UON是保证输出为额定低电平时所对应的输入高电平的最小值。26TTL与非门的主要特性参数：3）平均传输延迟时间tpd

50%50%tpd1tpd2TTL的tpd约在10ns~40ns，此值愈小愈好。输入波形ui输出波形uO上升延迟时间下降延迟时间27TTL与非门的主要特性参数：4）扇出系数扇出系数是指一个与非门能带同类门的最大数目，表示带负载能力。对TTL门而言，扇出系数大于等于8。281）集电极开路门（OC门）+5VFR2R1T2R3T1T5c1ABC集电极悬空T3无T3,T4RL+UCC&FCBA逻辑符号有源负载2.其它类型的TTL与非门291）集电极开路门（OC门）2.其它类型的TTL与非门OC门的特点：1.输出端可直接驱动负载如:Y&CBAKA+24VKA~22030F=F1F2F3&&&UCCF1F2F3FRL输出级UCCRLT5T5T52.几个输出端可直接相联1）集电极开路门（OC门）2.其它类型的TTL与非门OC门的特点：312）三态输出与非门2.其它类型的TTL与非门+5VFR4R2R1T2R5R3T3T4T1T5ABDEE---控制端E1322）三态输出与非门2.其它类型的TTL与非门+5VFR4R2R1T2R5R3T3T4T1T5ABDE01V高阻态1V导通截止截止F&ABC33功能表功能表使能端高电平起作用使能端低电平起作用2）三态输出与非门2.其它类型的TTL与非门&ABFCF&ABC342）三态输出与非门2.其它类型的TTL与非门E1E2E3公用总线０１０三态门主要作为TTL电路与总线间的接口电路用途：E1、E2、E3分时接入高电平35（四2输入与非门，型号74LS00)TTL门电路芯片简介外形管脚GND

地&&&1413121110981234567&VCC（+5V）电源6.4.2.1TTL与非门36悬空的输入端相当于接高电平。为了防止干扰，可将悬空的输入端接高电平。说明说明6.4.2.1TTL与非门37常用TTL逻辑门电路名称国际常用系列型号国产部标型号说明四2输入与非门74LS00T1000四2输入或门四2异或门四2输入或非门四2输入与门双4输入与非门双4输入与门六反相器8输入与非门74LS3274LS0274LS0874LS8674LS2174LS2074LS3074LS04T186T1008T1086T1021T1002一个组件内部有四个门，每个门有两个输入端一个输出端。一个组件内有两个门，每个门有4个输入端。只一个门，8个输入端。有6个反相器。38§6.4.3CMOS门电路1.CMOS非门NMOS管工作原理ui=0时：

ugs2=UDD，T2导通、T1截止，uo=“１”；ui=1时：T1导通、T2截止，uo=“0”。UDDST2DT1uiuoDSComplementary-Symmetry

MOS互补对称式MOST1:ONT2:OFFOFFONPMOS管39§6.4.3CMOS门电路2.CMOS或非门ABT1T2T3T4FABF工作原理:+UDDFAT2T1BT3T4GGSSS结构00

××101

××0

10

×

×

0