szdl7半导体存储器课件

第7章半导体存储器半导体存储器概述只读存储器随机存储器存储器容量的扩展ROM的分析与设计小结一.半导体存储器—概述存储器存储器的主要指标

存储器的分类

——能够存储大量(二值)信息(或称为数据)的器件存储器的主要指标存储容量—指一个存储器所能存放的最大信息量。通常用B（Byte字节）、KB（千字节）、MB（兆字节）、GB（吉字节）表示。存取时间—指完成一次存储器读/取操作所需的时间（又称读写时间）。可靠性—指存储器在规定时间内无故障工作的情况。一般采用平均无故障时间间隔（MTBF）衡量。MTBF长，存储器可靠性好。价格—由存储器容量、性能决定。存储器的主要指标二.只读存储器只读存储器(ReadOnlyMemory_ROM)

特点:

功能:

二.只读存储器一般用于存放固定的数据或程序*正常使用时主要对其进行读取操作*掉电后存储的信息(数据)可保留

只读存储器的分类只读存储器的结构及工作原理只读存储器的简化形式及数据表只读存储器的其它构成形式只读存储器的存储容量只读存储器的分类*掩膜式ROM___数据已确定,无法更改。*快闪存储器___电可擦除类ROM,具有高集成度、大容量、低成本和使用方便的特点*可编程ROM(PROM)___数据可以由用户根据自己的需要写入,但一经写入就不能更改。*紫外线可擦除ROM(EPROM)___数据可由用户写入,并能擦除重写。*电可擦除ROM(E2PROM)___数据可由用户写入,并能擦除重写。2.1只读存储器的分类只读存储器的结构及组成结构图：组成：

*存储矩阵*地址译码器*输出缓冲器2.2只读存储器的结构及组成由存储单元按一定规则排列。每一存储单元可存放1位二值代码。存储单元可由二极管、三极管和场效应管构成。将输入的地址代码译成相应的控制信号，可访问存储矩阵的单元提高存储器的负载能力，并实现对输出的三态控制。只读存储器的工作原理存储器结构及工作原理——(1)*电路图地址译码器存储矩阵输出缓冲器存储器结构及工作原理——(1)*电路图*分析

Wi—称为字线

地址译码器_由二极管与门构成。对地址线A1A0有:地址译码器存储器结构及工作原理——(2)*电路图*分析当EN’=0,Di=di

Di—称为位线(数据线/输出线)(2)存储矩阵_由二极管或门构成(3)输出缓冲器_对输出三态控制,提高驱动负载能力。输出缓冲器存储矩阵只读存储器的其它构成形式_AROM的三极管结构图：*只读存储器的其它构成形式_A存储单元

由三极管构成:当Wi选通时,对应输出D为1。(字线和位线交叉处存“1”)只读存储器的其它构成形式_BROM的MOS管结构图：存储单元由MOS管构成

(字线和位线交叉处存“0”,经反相器输出为“1”)只读存储器的其它构成形式_PROMPROM的结构原理图和工作原理:特点:在存储矩阵的每个交叉点上全部制作存储元件(存入“1”),存储元件与位线之间加入熔丝,若某存储单元存人“0”,只须将该熔丝通过大电流烧断即可.只读存储器的简化形式及数据表ROM图的简化结构图:

地址数据A1A0D3D2D1D0000101011011100100111110对应的数据表:存储容量：——用“字数位数(即字长)”表示存储器中存储单元的数量。2.存储容量及其表示用“M”表示“1024K”，即1M=1024K=210K=220例如，一个328的ROM，表示它有32个字,地址线为5位，字长为8位，存储容量是328=256。对于大容量的ROM

常用“K”表示“1024”，即1K=1024=210

例如，一个64K8的ROM，表示它有64K个字，

字长为8位，存储容量是64K8=512K。一、ROM–存储容量

例如，一个存储容量为102412的ROM。表示它有1024个字，10位地址线，字长为12位。只读存储器的存储容量存储容量:

字数×位数例1:如图所示ROM的存储容量为:例2:

已知某个ROM的存储容量为:16×2

则其地址线为:字线为:数据线为:例3:ROM的存储容量为:1024×8

则其地址线为:字线为:数据线为:416210102484×4随机存储器的基本结构RAM结构图：RAM(2114)的结构框图*地址译码器(与阵列)*存储矩阵(或阵列)*读/写控制电路其中:*读/写控制端（R/W‘）:控制数据的读出和写入操作。当R/W‘=1,为读操作当R/W‘=0,为写操作*片选控制信号CS’：当CS’=0,RAM正常工作组成:3.1随机存储器的基本结构双译码编址方式RAM(2114)的结构框图特点:

地址译码器(行地址译码(A3-A8),列地址译码(A0-A2,A9))

存储单元（SR锁存器）读写控制电路及I/O输出存储单元矩阵读写控制电路行、列地址译码器静态随机存储器（SRAM）组成：地址译码器、存储矩阵、读/写控制电路

其中：地址译码器可分为：行地址译码器、列地址译码器SRAM的静态存储单元逻辑符号

特点：由双极性器件或CMOS器件构成。用触发器作为记忆元件。没有读/写操作时，能保留原有信息。（不需刷新）I/O:输入/输出端(m)

An-1～A0:地址输入端(n)R/S’:读/写控制端

CS’:片选端2.动态随机存储器（DRAM）组成（与SRAM相同）地址译码器、存储矩阵、读/写控制电路（1）采用电容作为记忆元件。对C充电存储数据“1”；C放电存储数据“0”（2）由于电荷泄漏，需进行动态刷新，以保存数据逻辑符号（与SRAM相同）和结构图特点：动态随机存储器（DRAM）*动态随机存储器（DRAM）--单管存储单元单管动态存储单元.写操作--字线X给高电平,位线Y上的数据经T被存入CS中.读操作--字线X给高电平,CS经T向位线上的CB提供电荷,使位线获得读出的信号电平.电路结构单元动态存储单元是利用MOS管栅极电容可以存储电荷的原理。其它结构的动态随机存储器由于栅极电容的容量很小,电荷保存的时间有限.为了及时补充漏掉的电荷以避免存储的信号丢失,必须定时给栅极电容补充电荷----称为刷新(或再生)*DRAM--单管存储单元*动态随机存储器（DRAM）结构图电路结构单元T1、T2为NMOS管.数据以电荷形式存储在其栅极电容C1、C2上。若C1充电，同时C2未被充电，则T1导通，T2截止----称存储‘0’；反之存储‘1’预充电电路*DRAM——结构图4.1位扩展方式位扩展:扩展位线(数据输出线__I/0)例1:将1024×2的RAM扩展成1024×4的RAM

位扩展方式:

地址线并接,读/写线、片选线等并接数据线独立

4.1位扩展方式字扩展:扩展地址线(A)例1:将1024×2的RAM扩展成2048×2的RAM

字扩展方式:

地址线并接,读/写线并接、数据线并接增加的地址线：片选线扩展例2:将1024×2的RAM扩展成2048×4的RAM4.2字扩展方式4.1字扩展方式4.3位、字扩展方式位、字扩展:扩展地址线和数据线

例1:将1024×2的RAM扩展成2048×4的RAM

4.3位、字扩展方式五.ROM的分析与应用ROM的应用分析用ROM设计逻辑函数五.ROM的分析与应用ROM的应用分析例题1:分析如图所示电路的逻辑功能。

例题2：分析如图所示电路的逻辑功能。ROM的应用分析ROM的分析——例题1例题1:分析如图所示电路的逻辑功能。解：DCBAF3F2F1F000000011000101000010010100110110010001110101100001101001011110101000101110011100101000001011000011000000110100001110000011110000*由图写表达式：*由表达式列真值表:*逻辑功能：实现8421BCD码到余3码的转换。ROM的分析——例题2例题2：分析如图所示电路的逻辑功能。解:*由图写表达式:*由图列真值表:(见P193表4.3.9)*逻辑功能:一位全加器用ROM的设计逻辑函数例题1:用ROM设计逻辑函数:例题2:用ROM设计一个一位全减器.例题3：用ROM实现多输出函数用ROM的设计逻辑函数ROM的设计——例题1例题1:用ROM设计逻辑函数:解：*将函数整理成最小项表达式：*画ROM的连接图ROM的设计——例题2例题2:用ROM设计一个一位全减器.解：*列真值表ABCICOSABCICOS0000010001001111010001011110000111011111（减法A

–B

–CI=COS）*由真值表写表达式*由表达式画ROM的连接图ROM的设计——例题2（续）例题2:用ROM设计一个一位全减器.解：*由真值表写表达式*由表达式画ROM的连接图ROM的设计——例题3例题3:用ROM实现多输出函数*由表达式画ROM的连接图解：*将函数整理成最小项表达式ROM的设计——例题3（续）例题3:用ROM实现多输出函数解：*写最