数字电路第七章课件

存储器、复杂可编程器件和现场可编程门阵列7.1只读存储器7.2随机存取存储器教学基本要求1.掌握半导体存储器字、位、存储容量、地址等基本概念。2.掌握RAM、ROM的工作原理及典型应用。3.了解存储器的存储单元的组成及工作原理。4.了解CPLD、FPGA的结构及实现逻辑功能的编程原理。概述半导体存储器能存放大量二值信息的半导体器件。可编程逻辑器件是一种通用器件，其逻辑功能是由用户通过对器件的编程来设定的。它具有集成度高、结构灵活、处理速度快、可靠性高等优点。存储器的主要性能指标取快速度——存储时间短存储数据量大——存储容量大存储器RAM(Random-AccessMemory)ROM(Read-OnlyMemory)RAM(随机存取存储器):在运行状态可以随时进行读或写操作。存储的数据必须有电源供应才能保存,一旦掉电,数据全部丢失。ROM(只读存储器)：在正常工作状态只能读出信息。断电后信息不会丢失，常用于存放固定信息（如程序、常数等）。固定ROM可编程ROMPROMEPROME2PROMSRAM(StaticRAM)：静态RAMDRAM(DynamicRAM)：动态RAM7.1只读存储器FlashMemory存储容量（M)：存储二值信息的总量。字数：字的总量。字长（位数）：表示一个信息的多位二进制码称为一个字，字的位数称为字长。存储容量（M)＝字数×位数地址：每个字的编号。字数=2n（n为存储器外部地址线的线数）

只读存储器，工作时内容只能读出，不能随时写入，所以称为只读存储器。(Read-OnlyMemory)ROM的分类按写入情况划分

固定ROM可编程ROMPROMEPROME2PROM按存储单元中器件划分

二极管ROM三极管ROMMOS管ROM7.1.1ROM的定义与基本结构FlashMemory1）ROM（二极管PROM）结构示意图存储矩阵位线字线输出控制电路M=44地址译码器字线与位线的交点都是一个存储单元。交点处有二极管相当存1，无二极管相当存0。当OE=1时输出为高阻状态000101111101111010001101地址A1A0D3D2D1D0内容当OE=0时字线存储矩阵位线字线与位线的交点都是一个存储单元。交点处有MOS管相当存0，无MOS管相当存1。7.1.2二维译码该存储器的容量=?

工作模式A16~A0VPPD7~D0读00×Ai×数据输出输出无效×1×××高阻等待1××Ai×高阻快速编程010AiVPP数据输入编程校验001AiVPP数据输出7.1.5ROM的读操作与时序图（2）加入有效的片选信号；（3）使输出使能信号有效，经过一定延时后，有效数据出现在数据线上；（4）让片选信号或输出使能信号无效，经过一定延时后数据线呈高阻态，本次读出结束。（1）欲读取单元的地址加到存储器的地址输入端；（1）用于存储固定的专用程序（2）利用ROM可实现查表或码制变换等功能

查表功能—查某个角度的三角函数把变量值（角度）作为地址码，其对应的函数值作为存放在该地址内的数据，这称为“造表”。使用时，根据输入的地址(角度)，就可在输出端得到所需的函数值，这就称为“查表”。

码制变换—把欲变换的编码作为地址，把最终的目的编码作为相应存储单元中的内容即可。7.1.6ROM应用举例C(A4)I3I2I1I0(A3A2A1A0)二进制码O3O2O1O0(D3D2D1D0)格雷码C(A4)I3I2I1I0(A3A2A1A0)格雷码O3O2O1O0(D3D2D1D0)二进制码000000000100000000000010001100010001000100011100100011000110010100110010001000110101000111001010111101010110001100101101100100001110100101110101010001100110001111010011101110011110010101111110101100010111110110111101011001010111001000011011011111011001011101001111101011011111000111111010C=A4I3I2I1I0=A3A2A1A0O3O2O1O0=D3D2D1D0用ROM实现二进制码与格雷码相互转换的电路

7.2随机存取存储器（RAM）7.2.1静态随机存取存储器(SRAM)7.2.2同步静态随机存取存储器（SSRAM）7.2.4存储容量的扩展7.2.3动态随机存取存储器——静态存储单元

T8T7VDD

VGG

T6T1

T4

T2

T5T3

Yj

(列选择线)

Xi

(行选择线)

数据线

数据线

DD位线

B

位线

B存储单元

静态RAM存储单元（SRAM）--以六管静态存储单元为例基本RS触发器控制位线与数据线的通断Xi

=0，T5、T6截止，触发器与位线隔离T1-T6构成一个存储单元。T1、T2、T3、T4构成基本RS触发器2.RAM存储单元控制该单元与位线的通断来自行地址译码器的输出

T8T7VDD

VGG

T6T1

T4

T2

T5T3

Yj

(列选择线)

Xi

(行选择线)

数据线

数据线

DD位线

B

位线

B存储单元

Xi

=1，T5、T6导通，触发器与位线连通Yj

=1，T7

、T8均导通，触发器的输出与数据线接通，该单元数据可传送来自列地址译码器的输出缺点：静态RAM存储单元用管子数目多，功耗大，集成度有限T1-T6构成一个存储单元。T3、T4为负载，T1、T2为基本RS触发器2.RAM存储单元——静态存储单元（a）（b）

3.SRAM的读写操作及时序图读操作时序图

1.DRAM存储单元

T

存储单元T导通，电容器C与位线B连通输入缓冲器被选通，数据DI经缓冲器和位线写入存储单元DI为1，电容器充电，1写入电容C;DI为0，电容器放电，0写入电容C;

-

刷新R行选线X读/写输出缓冲器/灵敏放大器刷新缓冲器输入缓冲器位线B7.2.3动态随机存取存储器写操作：X=1输出缓冲器/灵敏放大器被选通，C中存储的数据通过位线和缓冲器输出

T

/

刷新R行选线X输出缓冲器/灵敏放大器刷新缓冲器输入缓冲器位线B每次读出后，必须及时对读出单元刷新，即此时刷新控制R也为高电平，则读出的数据又经刷新缓冲器和位线对电容器C进行刷新。1.DRAM存储单元7.2.3动态随机存取存储器读操作：X=1T导通，电容器C与位线B连通1.字长（位数）的扩展D0D1

D2

D3

D12D13D14D15

例1用4K×4位的RAM扩展为4K×16位的RAM···

CS┇

A11

A0

···

R/W

R/W

CSA0

A11

4K×4位（1）I/O0I/O1I/O2I/O3

R/W

CSA0

A11

4K×4位（4）I/O0I/O1I/O2I/O3

···

···

┇

┇

位扩展可以用多片芯片并联的方式来实现。即地址线、读/写线、片选信号对应并联，各芯片的I/O口作为整个RAM输入/出数据端的一位。7.2.4存储器容量的扩展(I)(II)(III)(IV)芯片74139有效输出端A14A13IY000IIY101IIIY210IVY311例2

将8K×8位的RAM扩展为32K×8位的RAM

2.字数