第14章 TMS320LF240X 硬件系统设计

第14章TMS320LF240x硬件系统设计

14.1DSP硬件系统设计的一般步骤14.23.3V和5V混合逻辑系统设计14.3电源转换电路设计14.4时钟及复位电路设计14.5外部数据存储器和程序存储器的扩展14.6实现片选的基本方法14.7JTAG仿真接口设计14.8总线驱动及I/O接口电路扩充设计14.9DSP的串行通信接口技术14.10DSP与A/D、D/A的接口14.1

DSP硬件系统设计的一般步骤根据系统要求选择合适的DSP芯片

从DSP芯片的运算速度、运算精度、DSP芯片所提供的片内资源、芯片的开发工具及开发难易程度、芯片的功耗、芯片的封装、质量标准、供货情况、生命周期等几个方面考虑。

根据系统要求选择外围芯片

如复位芯片、电源转换芯片、存储器、时钟芯片等。尽量选择市场上的主流和常用芯片。考虑电平兼容问题

LF240x/240xADSP的工作电压3.3V，但很多外围芯片的工作电压是5V。因此要考虑3.3V和5V电平兼容问题。

设计电原理图采用Protel等软件进行电原理图设计，如有必要应对原理图进行仿真。设计印制电路板图（PCB）

在完成PCB的设计进行制板以前，如有必要还要对PCB设计进行仿真，用以完成对信号完整性、电磁干扰、热仿真等的功能检验。

14.23.3V和5V混合逻辑系统设计

1．各种电平转换标准图14-15VCMOS、5VTTL和3.3VTTL开关电平标准2．3.3V器件与5V器件接口3.3V器件与5V器件接口的四类情况：1）2）3）4）14.3电源转换电路设计

常用电源转换芯片见表14-1。型号规格备注TPS767D318PWP1.8V3.3V1A双电压输出3.3/1.8VTPS767D301PWPAdj（1.5-5.5V）3.3V1A双电压输出3.3V/可调TPS7133Q3.3V0.5A单电压输出3.3VTPS7233Q3.3V0.25A单电压输出3.3VTPS73333.3V0.5A单电压输出3.3V表14-1常用电源芯片磁珠图14-35V-3.3V转换电路实例以TPS7333为例给出电源转换设计电路，如图14-3所示。其输入电压5V，输出3.3V，输出最大电流500mA。

14.4时钟及复位电路设计1．时钟电路设计时钟电路设计需要考虑以下问题：（1）频率：即系统工作的时钟频率。（2）信号电平：是5V还是3.3V，是TTL电平还是CMOS电平等。（3）时钟的沿特性：上升沿和下降沿的时间。（4）驱动能力：考虑整个系统中需要时钟的器件数目。（5）有源晶振还是无源晶体：有源晶振驱动能力比较强，频率范围也很宽，在1Hz-400MHz之间。无源晶体的优点是价格便宜，但是驱动能力比较差，而且频率范围也比较小（一般在20kHz-60MHz）。图14-4外部振荡器时钟输入电路实例（有源晶振）2．复位电路设计TMS320LF240x/240xA系列DSP为低电平复位。一般来说，有两种复位电路的设计方法：专用芯片和

RC电路法。专用芯片复位电路实例如图14-5。RC电路设计的复位电路图实例如图14-6。图14-5专用芯片复位电路实例图14-6RC电路设计的复位电路图实例

14.5外部数据存储器和程序存储器的扩展

图14-7给出了240x/240xA与外部程序存储器的接口电路图，DSP的地址线、数据线与程序存储器的地址线、数据线直接相连，利用PS*信号选通外部程序存储器，并用信RD*信号请求从外部程序存储器读数据。图14-8给出了240x/240xA与外部数据存储器的接口电路图，DSP的地址线、数据线与数据存储器的地址线、数据线直接相连，利用DS*信号选通外部数据存储器，用RD*信号请求从外部数据存储器读数据，用WE*信号向外部数据存储器写数据。仿真调试阶段需用一片仿真RAM作为临时的程序存储器，仿真前将程序载入仿真RAM中，然后就可以进行单步执行、设置断点、全速执行等调试操作。仿真RAM电路见图14-9。

图14-9仿真RAM电路14.6实现片选的基本方法DSP对外部功能器件的片选方法有两种：线选法和译码选通法。一般使用通用译码器74LSl38、74LSl39和74LS154等对DSP的低位地址线进行译码，如图14-10所示。

图14-10I/O口空间的译码电路图注1：脚6没有连接，而且应该把双排针连接器的该针脚去掉，仿真器的DSP连接器通常用此脚进行定位。注2：TDI、TCK、TMS、EMU0、EMU1引脚最好接上拉电阻，TRST*引脚最好接下拉电阻。图14-11JTAG仿真接口设计14.7JTAG仿真接口设计对DSP的仿真调试和程序烧写均通过JTAG接口进行。图14-11给出了LF240x/240xA的JTAG仿真接口电路。

14.8总线驱动及I/O接口电路扩充设计14.8.1总线驱动电路在总线负载较重的情况，应使用总线缓冲器增强驱动能力。如图14-12所示。图中的74LVTH245还具有电平转换的功能。

图14-12总线驱动电路14.8.2I/O接口电路扩充设计I/O口（输入/输出口）是DSP应用系统中不可缺少的组成部分。外扩I/O口的方法主要有两种：一种是采用TTL电路或CMOS电路的三态缓冲器、触发器和锁存器等构成简单I/O口。另一种是采用通用I/O集成芯片或可编程逻辑器件构成外部I/O口。在进行简单I/O接口电路的设计时，一般应遵循“输入三态、输出锁存”与总线相连的设计原则，即输入口可使用三态缓冲器或带有三态输出的锁存器，而输出口只能使用锁存器，否则将无法保留所送信号。14.9DSP的串行通信接口技术14.9.1各种标准串行通信接口表14-7各种串行接口性能比较

RS-232CRS-422ARS-485功能全双工全双工半双工传输方式单端差分差分最大速率20kbit/s10Mbit/s10Mbit/s最大距离15m1200m1200m抗干扰能力弱强强常用接口芯片MAX232MAX3232MAX491MAX48514.9.2PC机与DSP的点对点的串行通信接口使用MAX3232实现TTL/RS-232C之间的电平转换电路，如图14-14所示。。

图14-14TTL/RS-232C电平转换电路

PC机RS-232/RS-422转换器RS-232电平RS-422A电平TTL电平DSP422/TTL电平转换图14-15基于RS-422A的串行通信连接框图PC机RS-232/RS-485转换器RS-232电平RS-485电平TTL电平DSP485/TTL电平转换图14-16基于RS-485的串行通信连接框图为了提高串行通讯的可靠性，增大串行通讯的距离，可采用RS-422A、RS-485等标准来实现PC机与DSP之间的串行通讯。基于RS-422A的串行通信连接框图如图14-15所示，基于RS-485的串行通信连接框图则如图14-16所示。14.10.1DSP与A/D的接口LF240x/240xADSP内部具有10位A/D转换模块，其输入范围为0-3.3V，转换速度为375ns。这对于一般的应用场合已经可以满足要求，但对于需要高精度或高速模数转换的场合，就需要外扩A/D。DSP与AD7864的接口框图如图14-19所示。

14.10.2DSP与D/A的接口LF240x/240xADSP内部没有D/A转换模块,如需将数字量转换成模拟量就应外接数模转换器（DAC）。图14-22给出了DSP与DAC7625的接口电路图。

图14-22DSP与DAC7625的接口电路图