数字逻辑与数字系统4-3

数字逻辑与数字系统湖南科技大学计算机科学与工程学院主讲：余庆春Email：fishhead_516@126.com本章内容第四章组合逻辑电路（1）组合逻辑电路的特点与表示方法（2）组合逻辑电路的分析方法与设计方法（3）各种数值比较器、译码器、编码器、全加器、数据选择器、数据分配器的逻辑功能与应用(4)组合逻辑电路中的竞争冒险问题数字逻辑与数字系统湖南科技大学计算机科学与工程学院第四章组合逻辑电路4.4常用组合逻辑电路数值比较器译码器多位加法器编码器数据选择器通用性强、兼容性好、功耗小、工作稳定可靠数字逻辑与数字系统湖南科技大学计算机科学与工程学院第四章组合逻辑电路4.4常用组合逻辑电路4.1.4编码器（Encoder）编码的概念

用数码信号表示特定对象的过程称为编码，如运动员号码、身份证号码、汉字编码等。

计算机系统中的编码：将输入的每个高/低电平信号变成一个对应的二进制代码特点：n位二进制符号可以表示2n种信息，称为2n线-n线编码器某种控制信息、符号等编码二进制代码编码器把每一输入信号转化为对应的编码，这种组合逻辑电路称为编码器。数字逻辑与数字系统湖南科技大学计算机科学与工程学院5输出0100（4）典型编码器示例：键盘或按键的编码工作4.1.4编码器（Encoder）数字逻辑与数字系统湖南科技大学计算机科学与工程学院6编码器：具有编码功能的逻辑电路。编码器的逻辑功能：能将每一组输入信息变换为相应二进制的代码输出。如4线-2线编码器：将输入的4个状态分别编成4个2位二进制数码输出；如8-3编码器：将输入的8个状态分别编成8个3位二进制数码输出；如BCD编码器：将10个输入分别编成10个4位8421BCD码输出。特点：n位二进制符号可以表示2n种信息，称为2n线-n线编码器4.1.4编码器（Encoder）数字逻辑与数字系统湖南科技大学计算机科学与工程学院有一键盘输入电路，一共有8个按键，键按下时，对应的输入信号为高电平。编码器的作用就是把每一个键信号转化成相应的编码（键码）。编码器K0VCCY2I0K7K1I7I1Y1Y0键码第四章组合逻辑电路二进制编码器4.1.4编码器（Encoder）数字逻辑与数字系统湖南科技大学计算机科学与工程学院真值表：

I0

I1

I2

I3

I4

I5

I6

I7

Y2

Y1

Y0

1000000001000000001000000001000000001000000001000000001000000001

000001010011100101110111

假设任何时刻有且只有一个输入信号有效逻辑表达式：第四章组合逻辑电路二进制编码器数字逻辑与数字系统湖南科技大学计算机科学与工程学院以此类推：令代入Y2的表达式就得到：同理则满足∴定理：若两个逻辑变量X、Y同时满足X+Y=1、XY=0，

则有X=Y。第四章组合逻辑电路二进制编码器数字逻辑与数字系统湖南科技大学计算机科学与工程学院思考：当有两个输入信号同时有效时，如I2和I4同时有效时，将出现什么情况？≥1Y2≥1Y0≥1Y1I1I2I3I4I5I6I7第四章组合逻辑电路二进制编码器4.1.4编码器二进制编码器4.1.4编码器（Encoder）数字逻辑与数字系统湖南科技大学计算机科学与工程学院二－十进制编码器将0~9十个十进制数转换为二进制代码的电路。又称十进制编码器。

输入十进制数输出8421BCD码ABCD

0123456789000000010010001101000101011001111000100110个输入端8421编码器4个输出端B=“7”+“6”+“5”+“4”A=“9”+“8”C=“7”+“6”+“3”+“2”D=“9”+“7”+“5”+“3”+“1”教材采用非与非表达式，用与非门实现。二进制编码器和二——十进制（BCD码）编码器均为普通编码器。特点：任何时刻只允许输入一个编码信号。即输入信号互斥。数字逻辑与数字系统湖南科技大学计算机科学与工程学院优先编码器：对输入信号规定不同的优先级，当有多个信号同时有效时，只对优先级高的信号进行编码。第四章组合逻辑电路优先编码器—74LS148例如：优先排队电路。火车有特快、直快和慢车。它们进出站的优先次序是：特快、直快、慢车，同一时刻只能有一列车进出。4.1.4编码器（Encoder）数字逻辑与数字系统湖南科技大学计算机科学与工程学院试用与非门和反相器设计一个优先排队电路。火车有特快、直快和慢车。它们进出站的优先次序是：特快、直快、慢车，同一时刻只能有一列车进出。解：例4

当特快A=1时，无论直快B，慢车C为何值，LA=1，LB=0LC=0；当直快B=1，且A=0时，无论C为何值，LB=1，LA=0,LC=0；当慢车C=1，且A=B=0时，LC=1，LA=0,LB=0。

3）根据题意，变换成与非形式ABC

LALBLC000

0001××

10001×

010001

001经过逻辑抽象，可列真值表：2）写出逻辑表达式。1）由题意进行逻辑抽象,设快车用A表示、直快用B表示、慢车用C表示；1表示该列车要进出站，否则为0。数字逻辑与数字系统湖南科技大学计算机科学与工程学院

4）画出逻辑电路图。4.1.4编码器（Encoder）数字逻辑与数字系统湖南科技大学计算机科学与工程学院集成优先编码器：8-3线优先编码器74LS148第四章组合逻辑电路优先编码器真值表000001010011100101110111×××××××0××××××01×××××011××××0111×××01111××011111×011111101111111

I0

I1

I2

I3

I4

I5

I6

I7

Y2Y1Y04.1.4编码器（Encoder）数字逻辑与数字系统湖南科技大学计算机科学与工程学院逻辑函数表达式

利用公式A+AB=A+B优先编码器数字逻辑与数字系统湖南科技大学计算机科学与工程学院YS=I0I1…I7S

YEX=I0I1…I7S

S

使能输入逻辑图

1S&YEX&YSI0&&&≥1≥1≥1Y0Y2Y11111111111I2I3I4I1I7I6I5优先编码器—74LS148数字逻辑与数字系统湖南科技大学计算机科学与工程学院简化逻辑符号逻辑符号

国标符号优先编码器数字逻辑与数字系统湖南科技大学计算机科学与工程学院：输入，低电平有效。：编码输出端：使能输入端：使能输出端，：扩展输出端，I0

I7

~Y2Y0~SS=0时，允许编码；S＝1时，禁止编码YSYEXYS=0,表示无输入信号YEX=0，表示有输入信号★★★★★引脚功能说明

优先编码器数字逻辑与数字系统湖南科技大学计算机科学与工程学院（1）单片使用，S端应接地。

无编码时YS=0；有编码时YS=1。悬空

输入信号编码输出优先编码器—74LS148的应用第四章组合逻辑电路优先编码器数字逻辑与数字系统湖南科技大学计算机科学与工程学院YS=1,1#

芯片停止工作，1#芯片输出Y2Y1Y0=111将两块54LS148芯片级联起来就可将输入端扩展为16个，组成16线－4线优先编码器．总输出的最高位输出，高电平有效ST=0允许工作IN8—IN15有输入54LS148111

1

01001011如果IN15—IN8中无低电平，则2#芯片的YS=Y3=0，允许1#芯片工作，将对IN7—IN0中优先权高的实行编码1100101111011以此类推总的输出标志,时编码器工作1110优先编码器数字逻辑与数字系统湖南科技大学计算机科学与工程学院第四章组合逻辑电路4.1.5译码器（Decoder）译码译码器的分类：唯一地址译码器将一系列代码转换成与之对应的有效信号。二进制译码器二—十进制译码器显示译码器常见的唯一地址译码器：译码是编码的逆过程，即将某个二进制码翻译成特定的信号，即电路的某种状态。译码器：具有译码功能的逻辑电路称为译码器。数字逻辑与数字系统湖南科技大学计算机科学与工程学院第四章组合逻辑电路4.1.5译码器（Decoder）二进制译码器译码输入：n位二进制代码译码输出：m位输出信号m=2n译码规则：对应输入的一组二进制代码有且仅有一个输出端为有效电平，其余输出端为相反电平数字逻辑与数字系统湖南科技大学计算机科学与工程学院1）二进制译码器结构框图当使能输入端EI为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端则为相反电平。

n个输入端1个使能输入端EI2n个输出端二进制译码器数字逻辑与数字系统湖南科技大学计算机科学与工程学院2）2线─4线译码器的逻辑电路输入输出EIABY0Y1Y2Y3H××HHHHLLLLHHHLLHHLHHLHLHHLHLHHHHHLY0 Y1Y2Y3真值表二进制译码器数字逻辑与数字系统湖南科技大学计算机科学与工程学院74LS138集成译码器3个输入端3个控制端8个输出端3)3线─8线译码器的逻辑电路数字逻辑与数字系统湖南科技大学计算机科学与工程学院74138集成译码器功表能输入输出G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7×H××××HHHHHHHH×XH×××HHHHHHHHL×××××HHHHHHHHHLLLLLLHHHHHHHHLLLLHHLHHHHHHHLLLHLHHLHHHHHHLLLHHHHHLHHHHHLLHLLHHHHLHHHHLLHLHHHHHHLHHHLLHHLHHHHHHLHHLLHHHHHHHHHHL一个3线–8线译码器能产生三变量函数的全部最小项。数字逻辑与数字系统湖南科技大学计算机科学与工程学院如果将一逻辑函数的输入变量加到译码器的译码输入端，则译码输出的每一个输出端都对应一个逻辑函数的最小项。

输入变量m0CBAm1m2m3m4m5m6m7基于这一点用该器件能够方便地实现三变量逻辑函数。74LS138集成译码器数字逻辑与数字系统湖南科技大学计算机科学与工程学院74138工作条件：

G1=1，G2A=G2B=0例1用一个3线–8线译码器实现函数★集成译码器74138的应用-实现逻辑函数数字逻辑与数字系统湖南科技大学计算机科学与工程学院000100010110001101011111思考：为什么数据从G2A

输入？

由总线来的数字信号输送到不同的下级电路中去。

集成译码器74138的应用-构成的数据分配器

数字逻辑与数字系统湖南科技大学计算机科学与工程学院数据分配器真值表如下表数据分配器通常用译码器实现数据分配器集成译码器74138的应用-构成的数据分配器

010CBA当ABC=010时，数字逻辑与数字系统湖南科技大学计算机科学与工程学院输入输出A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7LLXXXXHHHHHHHHHLDLLLDHHHHHHHHLDLLHHDHHHHHHHLDLHLHHDHHHHHHLDLHHHHHDHHHHHLDHLLHHHHDHHHHLDHLHHHHHHDHHHLDHHLHHHHHHDHHLDHHHHHHHHHHD74HC138译码器作为数据分配器时的功能表集成译码器74138的应用-构成的数据分配器

数字逻辑与数字系统湖南科技大学计算机科学与工程学院4线-10线译码器74LS4274LS42是一种二-十进制译码器，其输入是4位BCD码，输出是10个高、低电平信号。其真值表如右表：数字逻辑与数字系统湖南科技大学计算机科学与工程学院74LS42是一种二-十进制译码器，其输入是4位BCD码，输出是10个高、低电平信号。其逻辑图如右图：4线-10线译码器74LS42数字逻辑与数字系统湖南科技大学计算机科学与工程学院bcdfe显示译码器（1）最常用的显示器有：半导体发光二极管、荧光管显示、液晶显示和气体放电显示（等离子体显示板）器。共阳极显示器共阴极显示器显示器分段布局图ag数字逻辑与数字系统湖南科技大学计算机科学与工程学院abcdfgabcdefg111111001100001101101e共阴极显示器显示译码器数字逻辑与数字系统湖南科技大学计算机科学与工程学院集成电路显示译码器74LS48逻辑图4个输入端3个控制端7个输出端数字逻辑与数字系统湖南科技大学计算机科学与工程学院7448功能框图集成电路显示译码器74LS48显示译码器数字逻辑与数字系统湖南科技大学计算机科学与工程学院真值表

十进制或功能输入BI/RBO输出字形LTRBIDCBAabcdefg011000011111110011×000110110000121×001011101101231×001111111001341×010010110011451×010111011011561×011010011111671×0111111100007