清华数字电路(陈莉平)第四章

《数字电子技术基本教程》教学课件

清华大学

王红陈莉平阎石联系地址：清华大学自动化系邮政编码：100084电子信箱：wang_hong@联系电话：(010)62792973第四章组合逻辑电路4.1组合逻辑电路的特点和分析方法4.1.1组合逻辑电路的特点和逻辑功能的描述一、组合逻辑电路的特点从功能上从电路结构上任意时刻的输出仅取决于该时刻的输入不含记忆（存储）元件二、逻辑功能的描述Y1、Y2、Y3的状态只取决于A、B、C当前的状态例：4.1.2组合逻辑电路的分析方法把逻辑图转换成逻辑函数式或者真值表的方式，以便于更加直观地展现电路所执行的逻辑功能。例：分析电路的逻辑功能不能直观显示逻辑功能，进一步列出真值表ABCD000000

00001

0

1

10010

0

1

10011

0

0

00100

1

0

10101

1

1

00110

1

1

00111

1

0

1100010

11001

1

1

01010

1

1

01011

1

0

11100

0

0

01101

0

1

11110

0

1

11111

0

0

0从表中可以看出：当A、B、C、D中有奇数个为1时，Y=1；当A、B、C、D中有偶数个为1或者没有1时，Y=0。所以，这是一个奇偶检测电路。4.2常用的组合逻辑电路译码：将输入的代码“翻译”成另外一种代码输出。常用的有：二进制译码器，二－十进制译码器和七段显示译码器等几类。1.二进制译码器

例：2线－4线译码器双2线－

4线译码器74HC139低电平输出选通控制端74HC139的真值表：输入输出A1A01XX1

1

110001

1

100011

1

010101

0

110110

1

11利用附加的选通控制端进行扩展例：用74HC139（2线－4线译码器）

3线－8线译码器A2=0A2=1(1)(2)2.二－十进制译码器将输入的10个BCD代码分别译成10个输出端上的高（或低）电平信号。

BCD码以外的伪码，输出均无低电平信号产生例：74HC423.七段显示译码器七段显示译码器的功能时将BCD码译成七段字符显示器驱动电路所需的7位输入代码。BCD输入输出DCBAabcdefg字形00001111110000101100000010110110100111111001010001100110101101101101100011111011111100001000111111110011110011101000011011011001100111000100011110110010111110000111111110000000七段显示译码器的真值表七段显示译码器74LS49的逻辑图当接低电平时，字符显示器处于熄灭状态4.2.2编码器编码：将一组编码输入的每一个信号编成一个与之对应的输出代码。普通编码器正常工作时只允许输入一个编码信号，不允许同时输入两个以上的编码输入信号，否则输出将出现错误状态。优先编码器同时有两个以上的编码输入信号时，只对其中优先权最高的一个进行编码。1.普通编码器例：8线－3线普通编码器输入输出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111利用无关项化简，得：2.优先编码器例：8线－3线优先编码器（设I7优先权最高…I0优先权最低）输入输出I0I1I2I3I4I5I6I7Y2Y1Y010000000000X1000000001XX100000010XXX10000011XXXX1000100XXXXX1

00101XXXXXX1

0110XXXXXXX1

111低电平有效实例：74LS148选通输入端为0时，电路工作选通输出端为0时，电路工作无编码输入扩展端为0时，电路工作有编码输入输入输出1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X01111111101000111111111110状态11不工作01工作，但无输入10工作，且有输入00不可能出现附加输出信号的状态及含意控制端扩展功能举例：例： 用两片8线-3线优先编码器

16线-4线优先编码器其中，的优先权最高···状态11不工作01工作，但无输入10工作，且有输入00不可能出现第一片为高优先权只有(1)无编码输入时，(2)才允许工作第(1)片

时表示对

的编码低3位输出应是两片的输出的“或”4.2.3数据选择器由输入的地址代码指定从输入的一组数据中选出一个送到输出端A1A0Y11XX0000D10001D11010D12011D13例：“双四选一”，74HC153

分析其中的一个“四选一”利用选通控制端扩展

例：用两个“四选一”接成“八选一”“四选一”只有2位地址输入，从四个输入中选中一个“八选一”的八个数据需要3位地址代码指定其中任何一个4.2.4加法器1.一位加法器全加器：将两个1位二进制数及来自低位的进位相加输入输出CIABSCO000000011001010011011001010101110011111174LS1832.多位加法器(1)串行进位加法器优点：简单缺点：慢(2)超前进位加法器基本原理：加到第i位的进位输入信号是两个加数第i位以前各位（0~j-1）的函数，可在相加前由A,B两数确定。优点：快，每1位的和及最后的进位基本同时产生。缺点：电路复杂。4.2.5数值比较器用来比较两个数的数值大小，给出“大于”、“小于”或者“相等”的输出信号。1.一位数值比较器A、B比较有三种可能结果2.多位数值比较器原理：从高位比起，只有高位相等，才比较下一位。例如：74LS85例：比较两个8位二进制数的大小4.3.1简单电路的设计1.逻辑抽象分析因果关系，确定输入/输出变量定义逻辑状态的含意（赋值）列出真值表2.从真值表写出逻辑函数式3.选定器件的类型4.根据所选器件：对逻辑式化简（用门） 变换（用MSI） 或进行相应的描述（PLD）5.从逻辑式画出逻辑图

4.3组合逻辑电路的设计方法设计举例：设计一个三人表决逻辑电路，规定必须有两人以上同意，方案方可通过。1.抽象三人态度为A、B、C，且1状态代表同意，0状态代表不同意。表决结果以Z表示，且1为提案通过，0为未通过。2.写出逻辑表达式输入变量输出ABCZ000000100100011110001011110111113.选用小规模集成的门电路4.化简5.画出逻辑图用与门和或门用与非门采用中规模集成的常用组合逻辑电路设计一、选用数据选择器1.抽象2.写出逻辑表达式3.变换4.画出逻辑图采用中规模集成的常用组合逻辑电路设计二、选用译码器和门电路1.抽象2.写出逻辑表达式3.变换4.画出逻辑图4.3.2复杂电路的设计采用层次化的设计方法将整个逻辑电路划分成若干个比较大的顶级模块。再将其逐级划分成更小的模块，直到划分为能够实现的、规模较小的底层模块电路为止。实现方式自顶向下