数字电子技术 第二章 集成逻辑门

第2章集成逻辑门逻辑门是一个能够实现特定逻辑关系的单元电路，有多个输入端、1个输出端。目前，常用的逻辑门都制成了集成电路，有TTL集成逻辑门和CMOS集成逻辑门两大类。每一大类中，根据所实现的逻辑功能可分为非门、与非门、或非门等不同类型。在同一个类型的逻辑门中，根据输入端的个数又分为2输入端、3输入端、4输入端等不同型号。本章主要介绍集成逻辑门的识别与使用、集成逻辑门的功能测试。第2章集成逻辑门本章要点TTL逻辑门CMOS逻辑门集成逻辑门的功能测试2.1TTL逻辑门

TTL逻辑门是一种晶体三极管集成电路，通常一个集成块内包含多个相同的逻辑门。由于TTL集成电路生产工艺成熟、产品参数稳定、工作可靠、开关速度高，因此，获得了广泛的应用。在实际应用中，TTL逻辑门产品型号较多，国外型号有HD74××系列、SN74××系列等，国内的型号是CT××。2.1.1任务描述

1.查阅图2.1所示TTL集成逻辑门的功能。（a）74LS00（b）74LS02（c）74LS01图2.1TTL集成逻辑门

2.1.1任务描述

2.根据图2.2（a）所示连接电路，分别闭合、断开开关S1、S2，观察发光二极管发光情况，将观察结果分别记录于表2.1。

图2.2（a）与非门逻辑功能测试2.1.1任务描述

3.根据图2.2（b）所示连接电路，分别闭合、断开开关S1、S2，观察发光二极管发光情况，将观察结果分别记录于表2.2。

图2.2（b）或非门逻辑功能测试2.1.2TTL与非门

1.74LS0074LS00是4个2输入端TTL与非门，每个与非门都能够实现2个输入逻辑变量的“与非”逻辑功能。其中1、2、3脚构成1个与非门，4、5、6脚构成1个与非门，9、10、8脚构成1个与非门，12、13、11脚构成1个与非门，14脚接供电电源，7脚为接地端。其引脚排列如图2.3所示。图2.374LS00引脚排列

2.1.2TTL与非门

1.74LS10

74LS10是3个3输入端TTL与非门，每个与非门都能够实现3个输入逻辑变量的“与非”逻辑功能。其中1、2、13、12脚构成1个与非门，3、4、5、6脚构成1个与非门，9、10、11、8脚构成1个与非门，14脚接供电电源，7脚为接地端。其引脚排列如图2.4所示。图2.474LS10引脚排列

2.1.2TTL与非门

1.74LS2074LS20是2个4输入端TTL与非门，每个与非门都能够实现4个输入逻辑变量的“与非”逻辑功能。其中1、2、4、5、6脚构成1个与非门，9、10、12、13、8脚构成1个与非门，14脚接供电电源，7脚为接地端。其引脚排列如图2.5所示。图2.574LS20引脚排列

2.1.3TTL或非门

1.74LS0274LS02是4个2输入端TTL或非门，每个或非门都能够实现2个输入逻辑变量的“或非”逻辑功能。其中2、3、1脚构成1个或非门，5、6、4脚构成1个或非门，8、9、10脚构成1个或非门，11、12、13脚构成1个或非门，14脚接供电电源，7脚为接地端。引脚排列如图2.6所示。图2.674LS02引脚排列

2.1.3TTL或非门

1.74LS2774LS27是3个3输入端TTL或非门，每个或非门都能够实现3个输入逻辑变量的“或非”逻辑功能。其中1、2、13、12脚构成1个或非门，3、4、5、6脚构成1个或非门，9、10、11、8脚构成1个或非门，14脚接供电电源，7脚为接地端。其引脚排列如图2.7所示。图2.774LS27引脚排列

2.1.3TTL或非门

1.74257425是2个4输入端TTL或非门，每个或非门都能够有选择地实现4个输入逻辑变量的“或非”逻辑功能。其中1、2、3、4、5、6脚构成1个或非门，1、2、4、5脚为输入端，3脚为选通端，6脚为输出端；8、9、10、11、12、13脚构成1个或非门，9、10、12、13脚为输入端，11脚为选通端，8脚为输出端；14脚接供电电源；7脚接地。当选通端（3脚、11脚）为高电平“1”时，相应的或非门选通，实现或非逻辑功能。其引脚排列如图2.8所示。图2.87425引脚排列

2.1.4其他TTL逻辑门

1.OC门OC门是一种特殊的TTL与非门，它是将TTL与非门输出级三极管的集电极开路后得到的。一个OC门与相同输入端的与非门的逻辑功能相同，逻辑符号如图2.9所示。

图2.9OC门逻辑符号2.1.4其他TTL逻辑门

4个2输入端OC门74LS01的引脚排列如图2.10所示。其中2、3、1脚构成1个OC门，5、6、4脚构成1个OC门，8、9、10脚构成1个OC门，11、12、13脚构成1个OC门，14脚接供电电源；7脚接地。图2.1074LS01引脚排列2.1.4其他TTL逻辑门

1.OC门OC门是一种特殊的TTL与非门，它是将TTL与非门输出级三极管的集电极开路后得到的。一个OC门与相同输入端的与非门的逻辑功能相同，逻辑符号如图2.9所示。

图2.9OC门逻辑符号2.1.4其他TTL逻辑门

OC门使用时，必须在输出端与供电电源之间外接一个负载电阻（通常称为上拉电阻），如图2.11所示。

图2.11OC门的使用

2.1.4其他TTL逻辑门当两个OC门输出端并联时，如图2.12所示，实现“线与”逻辑功能。即两个OC门输出端并联后的输出Y与单个OC门的输出Y1、Y2之间具有“与”逻辑的关系，Y＝Y1Y2。就输出Y与两个OC门的输入A、B和C、D之间的逻辑关系而言，实际上实现的是“与或非”逻辑功能，Y＝。

图2.12OC门输出端并联2.1.4其他TTL逻辑门2.三态门三态门具有高电平、低电平、高电阻三种输出状态。与普通逻辑门相比，三态门多了一个使能控制端，图2.13所示是三态缓冲器的逻辑符号。图2.13三态缓冲器逻辑符号图中，使能端低电平有效。即：当=0时，其逻辑功能与普通的缓冲器相同；而当=1时，输出端呈现高阻状态，相当于断路。2.1.4其他TTL逻辑门

利用三态门可实现信号传输控制。图2.15所示是由4个三态缓冲器构成的单向总线。当1、2、3、4轮流为低电平“0”时，输入信号A1、A2、A3、A4轮流被送到总线上，而其他三态门由于端为高电平“1”而处于高阻状态。图2.15用三态门构成的单向总线2.1.4其他TTL逻辑门图2.16所示是三态8总线收发器74LS245的引脚排列。74LS245在使能端和方向控制端DIR控制下，可实现数据的双向传输。当使能端为高电平“1”时，收发器处于高阻态。当使能端为低电平“0”时，若方向控制端DIR为低电平“0”，则B端为数据、A端为总线，B数据传输到A总线；若方向控制端DIR为高电平“1”，则A端为数据、B端为总线，A数据传输到B总线。图2.16三态8总线收发器74LS2452.1.4其他TTL逻辑门74LS245的功能表如表2.4所示。2.1.4其他TTL逻辑门3.异或门常用的TTL异或门是74LS86，引脚排列如图2.17所示。其中1、2、3脚构成1个异或门，4、5、6脚构成1个异或门，9、10、8脚构成1个异或门，12、13、11脚构成1个异或门，14脚接供电电源，7脚接地。图2.174个异或门74LS862.1.4其他TTL逻辑门74LS86的功能表如表2.5所示。2.1.5TTL逻辑门的使用1.型号识读TTL集成逻辑门的型号有74××、74H××、74S××、74LS××之分。其中：74××是标准系列，74H××是高速系列，74S××是肖特基系列，74LS××是低功耗肖特基系列。4个系列中，以74LS××的综合性能最佳，应用最广。

2.1.5TTL逻辑门的使用2.参数识读通常，TTL逻辑门的制造商会以产品说明书的形式给出该产品推荐的工作条件、电气特性、外形尺寸、引脚间距等参数。这些参数是正确使用TTL逻辑门的依据，在实际应用中，应养成使用产品前查阅说明书的习惯。2.1.5TTL逻辑门的使用表2.6所示是74LS00的主要参数。2.1.5TTL逻辑门的使用图2.18所示是74LS00的外形尺寸、引脚间距。图2.1874LS00外形尺寸、引脚间距（单位为mm）2.1.5TTL逻辑门的使用

3.闲置输入端的处理（1）暂时不用的“与”输入端，可通过1k电阻接电源，如图2.19（a）所示。对暂不使用的“或”输入端应接地（接地相当于接低电平0）。图2.19（a）与非门闲置输入端的处理方法

2.1.5TTL逻辑门的使用（2）将不使用的输入端并接在使用的输入端上，如图2.19（b）所示。这种处理方法影响电路的工作速度，在实际应用中一般不采用。（3）不使用的“与”输入端可以悬空，或者剪短，如图2.19（c）所示。悬空的输入端容易接收各种干扰信号，导致工作不稳定，一般不采用。

图2.19与非门闲置输入端的处理方法（b）（c）2.1.5TTL逻辑门的使用4.注意事项（1）安装时，要注意集成块引脚的排列顺序，接插集成块用力适度，防止引脚折伤。（2）焊接时，用25W电烙铁较合适，焊接时间不宜过长。（3）调试时，要注意电源电压的大小和极性，尽量稳定在+5V，以免损坏集成块。（4）连接线应尽量短。若连接线不能缩短时，要考虑加屏蔽措施，防止外界电磁干扰的影响。（5）当外加输入信号的上升沿或下降沿不能满足要求时（<50ns/V），应用施密特触发器整形后再作为逻辑门的输入信号。（6）当输出端接容性负载而电阻值为0时，应在输出端接一个电阻R。一般来说，C>100pF时，R取值约180Ω。

2.2CMOS逻辑门CMOS逻辑门是另一种集成逻辑门，集成电路内部是场效晶体管。由于场效晶体管集成电路制造工艺简单、集成度高、功耗低，因此在实际应用中也非常普及。可供选择的CMOS逻辑门产品的型号较多，国外型号有CD××系列、SN74AC××系列等，国内的型号是CC××系列。2.2.1任务描述1.查阅图2.20所示CMOS集成逻辑门的功能。图2.20CMOS集成逻辑门（a）（b）（c）2.2.1任务描述2.根据图2.21所示连接电路，分别闭合、断开开关S，观察发光二极管发光情况，将观察结果分别记录于表2.7。

图2.21CD4069逻辑功能测试

2.2.2CMOS非门

6个CMOS非门CD4069的引脚排列如图2.22所示，每个非门都能够实现输入逻辑变量的“非”逻辑功能。其中1、2脚构成1个非门，3、4脚构成1个非门，5、6脚构成1个非门，9、8脚构成1个非门，11、10脚构成1个非门，13、12脚构成1个非门，14脚接供电电源，7脚接地。图2.22非门CD4069引脚排列

2.2.3CMOS与非门

4个2输入端CMOS与非门CD4011的引脚排列如图2.23所示。其中1、2、3脚构成1个与非门，5、6、4脚构成1个与非门，8、9、10脚构成1个与非门，8、9脚为输入端，10脚为输出端；12、13、11脚构成1个与非门，14脚接供电电源，7脚接地。图2.23CD4011引脚排列

2.2.3CMOS与非门除CD4011外，还有3个3输入端CMOS与非门CD4023、和2个4输入端CMOS与非门CD4012等。其引脚排列图2.24、2.25所示。图2.24CD4023引脚排列

图2.25CD4012引脚排列

2.2.4CMOS或非门

4个2输入端CMOS或非门CD4001的引脚排列如图2.26所示。其中1、2、3脚构成1个或非门，5、6、4脚构成1个或非门，8、9、10脚构成1个或非门，12、13、11脚构成1个或非门，14脚接供电电源，7脚接地。图2.26CD4001引脚排列2.2.4CMOS或非门除CD4001外，还有3个3输入端CMOS或非门CD4025、2个4输入端CMOS或非门CD4002等。其引脚排列如图2.27、2.28所示。图2.27CD4025引脚排列图2.28CD4002引脚排列2.2.5CMOS异或门

常用的CMOS异或门是CD4070，其引脚排列如图2.29所示。其中1、2、3脚构成1个异或门，5、6、4脚构成1个异或门，8、9、10脚构成1个异或门，12、13、11脚构成1个异或门，14脚接供电电源，7脚接地。图2.29CD4070引脚排列2.2.6CMOS逻辑门的使用

1.参数识读表2.7所示是CMOS或非门CD4001的主要参数。2.2.6CMOS逻辑门的使用

由表中的数据可知：CMOS集成逻辑门可以在较大的电源电压范围内正常工作，电源电压最小值为3V、最大值为18V；5V电源供电、25°C（自然通风）时，输入高电平最小值为3.5V，输入低电平最大值为1.5V，高电平输出电压典型值为5V、最小值为4.95V，低电平输出电压典型值为0V、最大值为0.05V；静态电源电流典型值为0.01μA、最大值为0.25μA；平均延时受电源电压的影响较大，5V电源供电时为125ns，10V电源供电时为60ns，15V电源供电时为45ns。2.2.6CMOS逻辑门的使用2.闲置输入端的处理与TTL集成逻辑门不同，CMOS集成逻辑门闲置的输入端不能悬空。暂不使用的“与”输入端应接电源VDD，暂不使用的“或”输入端应接地或低电平VSS。也可将暂不使用的输入端与使用端并联，但这样会影响信号传输速度，只能在对传输速度没有特别要求的情况下采用。2.2.6CMOS逻辑门的使用3.注意事项（1）测试CMOS电路时，禁止在CMOS本身没有接通电源的情况下输入信号。电源接通期间，不应将器件从测试座上拔出或插入。（2）CMOS逻辑门的供电电压范围为3V～18V，电源极性不能接反。在测试逻辑功能时，电源电压可以选择为3V～5V。