第4讲-设计的具体内容(简单模型机设计)

第4讲—课程设计的具体内容

简单模型机的设计软件学院张瑞华模型机设计步骤

拟定指令系统确定总体结构逻辑设计确定控制方式编制指令流程编制微程序调试5.2.1拟定指令系统拟定指令系统将涉及到基本字长、指令格式、指令种类、寻址方式等内容。这些内容的确定又和总体结构密切相关。基本字长存储器容量为256×8，基本字长定为8位指令格式指令格式可有单字长指令和双字长指令两种在双字长格式中，第二字节一般定义为操作数或操作数地址。

操作码OP源操作数

目的操作数基本字长8位743210指令格式指令类型模型机有单操数指令、双操作数指令和无操作数指令。操作码OP共4位，最多可定义16条指令。寻址方式由于指令较短、操作数字段仅两位举一个简单的例子：源操作数字段寻址方式目的操作数寻址方式

00R000R101（R0）01（R1）

10I10I11D11DABR0R1PCIRMAR7-0

#3RAMRDWRMDRBCPR0CPR1CPPCCPIRCPMARPBRESTREST5.2.2确定总体结构MARA18-11(I/O)33-26(I/O)10-3(I/O)寄存器组的设置R0、R1为通用寄存器，8位。IR为指令寄存器，8位。PC程序计数器，8位。MAR为地址寄存器，8位。加法器的设置为简化设计，采用为8位带串行进位并行加法器选择器的设置连入A选择器的数据来源是RAM的读出数据和R0寄存器的数据。连入B选择器的数据来源是PC的数据和R1的数据。数据通路模型机的数据通路是以总线为基础,以CPU为核心构成的。取指令:

MA

CPIR RAM→选择器A→∑→Bus→IR送指令地址PBCPMAR PC→选择器B→∑→Bus→MAR指令计数器＋1PBc0cppc PC→选择器B→∑→Bus→PCR0→R1RACPR1 R0→选择器A→∑→Bus→R1R1→RAMRBWR R1→选择器B→∑→Bus→RAM5.2.3逻辑设计总体结构中，虚线框内的RAM是1032E之外预先配置好的。加法器的逻辑设计如附图2所示，模型机中的加法器是由八个一位全加器构成，全加器之间采用简单的串行进位。全加器逻辑原理如附图3所示。ABR0R1PCIRMAR7-0

#3RAMRDWRMDRBCPR0CPR1CPPCCPIRCPMARPBRESTRESTMARA18-11(I/O)33-26(I/O)10-3(I/O)输出为s0、s1、s2、s3、s4、s5、s6、s7附图3一位加法器逻辑图附图38位串行进位并行加法器a7a6…a0接A选择器的输出，b7b6…b0接B选择器的输出选择器的设计选择器A和选择器B的结构形式一样，如附图4所示.在控制电位EN0和EN1的控制下，分别选择R0的或R1的数据通过选择器，进入加法器。EN0和EN1是互斥的，高电平有效。A选择器的EN0、EN1分别接MA、RA；B选择器的EN0、EN1分别接PB、RB；附图4选择器设计3、寄存器的设计不带复位的寄存器结构中R0、R1通用寄存器，可存放操作数或结果、中间结果，每个寄存器均由8个D触发器构成。在CPRi的作用下接收总线的数据送入寄存器，输出连入选择器。结构如附图5所示。指令寄存器IR其结构同通用寄存器。附图5不带复位的八位寄存器逻辑图带复位的寄存器结构中MAR地址寄存器是一个带复位的寄存器，带复位是指当有复位信号时，MAR清零。逻辑图如附图6所示。程序计数器的设计程序计数器结构如附图6所示。PC加1是通过加法器实现的。复位信号RET的作用是有复位信号时，计数器PC清零。附图6带复位的八位寄存器逻辑图部件之间的连接由系统结构图5-10可看出，部件之间的连接是采用以CPU为中心的总线连接方式。加法器的输出通过总线BUS连接到所有寄存器和存储器的输入端，除指令寄存器IR和地址寄存器MAR的输出端外，其它部件的输出端分别送入选择器A和选择器B。连线图如附图1所示。5.2.4确定控制方式控制命令是确定信息的流向，不同的数据通路需要不同的控制命令。图5-10中，涉及到了许多控制命令例如CPR0、CPMAR、MA、RB、

等等，这些命令如何产生？通常有两种方式，即组合逻辑方式和微程序方式，模型机采用微程序方式。微程序的执行方式采用增量、垂直方式。ABR0R1PCIRMAR7-0

#3RAMRDWRMDRBCPR0CPR1CPPCCPIRCPMARPBRESTREST确定总体结构MARA18-11(I/O)33-26(I/O)10-3(I/O)微程序控制器的结构

如图4-4所示，主要由控制存储器ROM2#、ROM1#、微指令寄存器IR15-8、IR7-0构成。L15-8、L7-0用于显示微指令寄存器IR的内容，便于观察。

微程序控制器时序PPP脉冲的低电平用做控制存储器读命令μRDP脉冲的上升边沿将读出的微指令送

μIR脉冲的上升边沿将形成的后继地址送微程序计数器

μPC，同时将运算结果（总线的数据）送指定的寄存器。3、微指令格式微指令字长16位即

μIR15～

μIR0。（1）微指令字段定义A选择器控制：

μIR15·μIR1400备用01RA10MA11备用2-4译码器，互斥B选择器控制：

μIR13·

μIR1200备用01PB10RB11备用2-4译码器，互斥输出分配：

μIR11·

μIR10·

μIR9000备用001CPR0010CPR1011CPPC100CPIR101CPMAR110备用111备用3-8译码器，互斥低位进位控制：

μIR80C0＝01C0＝1存储器读写控制：

μIR5·

μIR410RD01WR后继微地址形成方式：μIR2·

μIR1·

μIR0000备用001μPC＋1顺序执行010JP无条件转移，地址由IR15-8提供。011QJP高四位按操码转移，低4位为0。100YJP给定高4位低4位按源寻址方式转移。101MJP给定高4位低4位按目寻址方式转移。110备用111备用3-8译码器，互斥（2）微命令形成逻辑微命令形成逻辑电路如图5-12所示。图中二—四译码器逻辑原理如附图3所示。三—八译码器逻辑原理如附图8所示。

µPC

微地址形成部件PLDJPQJP操作吗IR8-5微指令µIR15-8后继地址形成部件是多路选择器（3）后继微地址产生逻辑为简单起见只选三种后继微地址生成方式即增量方式、无条件转移方式、按操作码转移方式。其结构框图如图5-13所示。当LD＝1时，微程序计数

μPC执行加1操作。当LD＝0时且JP＝1时，无条件转移。当LD＝0时且QJP＝1时，按操作码转移。附图9，图1中的COUNTERC附图7后继微地址形成逻辑附图7后继地址形成电路，图1中CONTROL功能：多路选择器当JP=1，QJP=0时Y7Y6Y5Y4Y3Y2Y1Y0=μIR15μIR14μIR13μIR12μIR11μIR10μIR9μIR8当JP=0，QJP=1时Y7Y6Y5Y4Y3Y2Y1Y0=IR7

IR6

IR5

IR4

00004、微程序编写编写程序

MOV105#，R0MOV201#，R1ADDR0，R1MOV3R1，（R0）（2）操作码二进制代码MOV1：0001MOV2：0010ADD：0011MOV3：0100

操作码OP源操作数

目的操作数基本字长8位743210指令格式源操作数字段寻址方式目的操作数寻址方式

00R000R101（R0）01（R1）

10I10I11D11D程序代码：地址代码地址内容000011000100000101200101000300000001400110000501000001（3）微程序入口（十六进制代码）取指令入口：00HMOV1入口：10HMOV2入口：20HADD入口：30HMOV3入口：40H（4）指令执行流程00

↓

RAM→IR

↓PC+1→PC10↓20↓30↓40↓PC→MARPC→MARR0+R1

→R1R0→MAR

↓

↓

↓

↓PC+1→PCPC+1→PCPC→MARR1→RAM

↓

↓

↓

↓RAM→R0RAM→R1JPPC→MAR

↓

↓

↓PC→MARPC→MARJP

↓

↓JPJP（5）编制微程序根据指令流程和微指令格式就可以开始编制微程序。指令流程中每一个流程对应一条微指令，结合总体结构框图5-10，写出这个流程所对应的数据通路的控制命令。例RAM→IR所需的控制命令是MA，

，CPIR并在表3-1中的相应位置填写上“1”，不需要的命令填写“0”。另外每一条微指令都要确定下条微指令地址的生成方式。微代码：5.2.5分调将模式开关置于分调1、1032E系统平台上的所有开关和发光二极管（除L之外）均随意编程用作数据输入和状态显示。选择系统结构中典型部件进行功能测试看是否满足要求，若有错改之。典型部件如下：选择器A

带复位的寄存器MAR

不带复位的寄存器R0

程序计数器PC在部件设计无错、连线无错、1032E的管脚定义无错时可生成下载文件下载到1032E中。（下载时开关置统调）2、单片机系统微程序经过检查无误将模式开关置分调后通过键盘以十六进制写入2#RAM和1#RAM