第五章-同步时序逻辑电路的分析与设计

第5章同步时序电路

—分析和设计5.1概述5.2时序逻辑电路的分析方法5.3同步时序逻辑电路的设计1、定义在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来的状态有关，这样的电路为时序逻辑电路，简称时序电路。5.1概述一、时序逻辑电路的基本概念

xi(i＝1…n)：外部向电路输入的时序信号，称为输入变量。Zi(i＝1…m)：电路产生的输出时序信号，称为输出函数。yi(i＝1…l)：由电路过去输入确定的状态，称为状态变量。Yi(i＝l…p)：确定电路下一时刻状态(次态)函数，称为激励函数。CP：时钟脉冲信号，用来确定电路状态转换时刻。2、电路的一般结构组合逻辑电路存储功能............XyZY一、时序逻辑电路的基本概念

3、时序电路的特点：（1）具有记忆功能。（2）时序电路一般由三部分组成:组合逻辑电路：由逻辑门构成；存储器件：由触发器组成；反馈线：连接组合逻辑电路与存储器件的导线；一、时序逻辑电路的基本概念

组合逻辑电路存储功能............XyZY4、状态的概念（1）外部状态：时序电路输出Z的组合；（2）内部状态：时序电路的内部输入（存储器的输出）y的组合；所谓电路输出与过去的输入相关，是通过与电路现有状态相关体现的。就某一时刻而言，通常将该时刻电路的状态称为现态，记作yn；而将下一时刻电路的状态称为次态，记作yn+1。一、时序逻辑电路的基本概念

组合逻辑电路存储功能............XyZY1、按其状态改变方式可分为两种类型。

同步时序逻辑电路：电路中的存储器件为时钟控制触发器，各触发器共用同一时钟信号，即电路中各触发器状态的转移时刻，在统一时钟信号控制下同步发生。异步时序逻辑电路：电路中的存储器件可以是时钟控制触发器、非时钟控制触发器或延时元件。电路没有统一的时钟信号对状态变化进行同步控制，输入信号的变化将直接引起电路状态的变化。二、时序逻辑电路的分类2、按输入信号形式的不同分为：脉冲型：输入信号是脉冲的有无（信号的持续时间要受到限制）。电平型：输入是电平的高低（指信号可以不受限制地保持在某一状态）。脉冲型信号电平型信号二、时序逻辑电路的分类3、按照电路输出与输人、状态的关系，时序逻辑电路有两种结构模型。米利（Mealy）型：电路输出是电路输入和状态变量的函数。其关系为

Zi=fi(x1,x2,…,xn,y1,y2,…,yn)

莫尔（Moore）型：电路输出是电路状态变量的函数。其关系为

Zi=fi(y1,y2,…,yn)二、时序逻辑电路的分类10T110T2=1xCPZ=y1y210T210T1=1xCPy2y1Mealy型同步时序电路Moore型同步时序电路二、时序逻辑电路的分类组合逻辑电路存储功能............XyZY三、同步时序逻辑电路的描述1、逻辑方程式——任何一个同步时序逻辑电路的结构和功能可用三组函数表达式描述。1)输出函数表达式：Zi=fi(x1,x2,…,xn,y1,y2,…,ym)Mealy型Zi=fi(y1,y2,…,ym)

Moore型2)激励函数表达式（驱动方程）：Yl=fl（xi，yi）3)次态函数表达式（状态方程，特性方程）三、同步时序逻辑电路的描述2、状态表：是一种反映同步时序逻辑电路的输出、次态与输入、现态之间关系的表格。它能够完全描述同步时序电路在输入时序信号作用下的状态转移关系及相应的输出响应。yYn+1/Zx=0x=1ABCDD/0B/1B/1A/0C/1A/0D/0B/1yYn+1Zx=0x=1WXYYXXXYW010三、同步时序逻辑电路的描述3、状态图—用图形的形式反映外输入、电路的状态、状态转移的条件和方向。

每个状态用一个圆圈来代表，圈内注明状态的名称，圈外用矢量表示状态的转换方向，在矢量旁注明外输入的条件和输出。1/0BDCA0/10/00/01/10/01/01/11y/0w/0x/101010三、同步时序逻辑电路的描述3、状态图——用图形的形式反映外输入、电路的状态、状态转移的条件和方向。yYn+1/Zx=0x=1ABCB/1B/0A/0C/0A/1C/00/1CAB0/01/11/01/00/0状态表和状态图之间可以相互转换

X/Z三、同步时序逻辑电路的描述4、时间图—用信号随时间变化的规律来描述各关键点的信号变化情况的图形。即在时钟和输入信号的作用下，描述电路状态、输出状态随时间变化的波形图。四、完全定义机和不完全定义机在时序电路中，如果一个时序机的状态表中所有的次态、输出都是确定的，则此时序机称为完全定义机；否则，称为不完全定义机。五、有限状态机和无限状态机在时序电路中，如果一个时序机的状态是有限的，称为有限状态机。否则，为无限状态机。5.2时序逻辑电路的分析一、同步时序电路的一般分析方法

给定的同步时序电路分析电路的组成列出电路的输出方程列出电路的驱动方程状态转换表、状态转换图求出电路的状态方程说明电路的逻辑功能通过触发器的特性方程Qn+1=S+RQQn+1=DQn+1=JQ+KQQn+1=T⊕Q例1：分析图示电路的逻辑功能JCPKJKQQF1F0XZ&&1、电路分析2、输出方程：Z=XQ0Q1

驱动方程：J0=K0=X，

J1=K1=XQ03、状态方程：4、转换表、转换图XQ1Q0Q1n+1Q0n+1Z111100000001101100011011010100110001000010100110例1：分析图示电路的逻辑功能JCPKJKQQF1F0XZ&&5、逻辑功能分析：此电路为一个受X控制的两位二进制计数器，当X=1时，计数器工作；当X=0时，计数器不工作。4、转换表、转换图XQ1Q0Q1n+1Q0n+1Z111100000001101100011011010100110001000010100110Q1Q0,X/Z0/0001110011/00/01/10/01/01/00/0JCPKJKQQF1F0XZ&&5、逻辑功能分析：此电路为一个受X控制的两位二进制计数器，当X=1时，计数器工作；当X=0时，计数器不工作。4、转换表、转换图XQ1Q0Q1n+1Q0n+1Z1111000000011011000110110101001100010000101001100001101001注意：（1）组成该电路的状态是各个触发器的组合；（2）不能漏掉任何可能的输入和现态的取值组合；（3）输入和现态的起始值如果给定了，则可以从给定的值依次计算，如果未给定，则可以自己设定起始值。画状态转换图：（1）状态转换是现态到次态；（2）输出是现态的函数，不是次态的函数；（3）只有当时钟脉冲的触发沿到来时，相应触发器才会更新状态。例2：分析图示电路，触发器的初始状态Q0Q1Q2=001

1、电路分析2、

驱动方程：D0=Q2

D1=Q0D2=Q1

3、状态方程：4、转换表、转换图Q0Q1Q2Q0n+1Q1n+1Q2n+1001100010001100010001100DCPQDQF2F0DQF14、转换表、转换图Q0Q1Q2Q0n+1Q1n+1Q2n+1001100010001100010001100DCPQDQF2F0DQF1001100010状态图功能说明：此电路三个触发器的Q0Q1Q2的组态为001、100、010三种，在CP的作用下，循环变化。例2：分析图示电路，触发器的初始状态Q0Q1Q2=001

例3：分析图示电路1、电路分析2、输出方程和驱动方程：

Z=XQ2

4、转换表、转换图XQ2Q1Q2n+1Q1n+1Z000001010011100101110111000000000000010100101101CPJKQF2JKQF1XZ&&&J1=XQ2J2=XQ1

K1=1K2=X3、状态方程4、转换表、转换图例3：分析图示电路状态图功能说明：电路连续输入三个以上的1后输出为1，否则输出为0；故该电路是一个“111”序列检测器。XQ2Q1Q2n+1Q1n+1Z000001010011100101110111000000000000010100101101000110110/01/11/11/01/00/00/00/0例4：分析图示电路1、电路分析2、输出方程和驱动方程：4、转换表、转换图XQ2Q1Q2n+1Q1n+1Z0000010100111001011101110001000000000100100110103、状态方程XCPDQF1ZDQF2≥1&QQ例4：分析图示电路XQ2Q1Q2n+1Q1n+1Z000001010011100101110111000100000000010010011010XCPDQF1ZDQF2≥1&QQ000110111/01/10/00/01/01/00/00/0X/Z该电路为“101”序列检测器4、转换表、转换图例5：分析图示电路QX1X2Qn+1Z0000010100111001011101110001011001101011JCPKZX1X2Q≥1=1=1&1、电路分析2、输出方程和驱动方程：3、状态方程4、转换表、转换图例5：分析图示电路QX1X2Qn+1Z0000010100111001011101110001011001101011JCPKZX1X2Q≥1=1=1&3、状态方程0111/000/001/110/111/110/001/000/1例5：分析图示电路JCPKZX1X2Q≥1=1=1&0111/000/001/110/111/110/001/000/1该电路为一个串行加法器，X1为被加数，X2为加数；按先低位后高位的顺序串行地加到相应的输入端，每位相加产生的进位由触发器保存下来参与下一位相加，输出Z为和数，也是从低位到高位串行地输出。11011001+举例：A=1101,B=1001，计算A+B。0110100115.3同步时序逻辑电路的设计一、同步时序电路的一般步骤

1、根据逻辑设计要求，作出状态图和状态表（确定输入变量和输出变量）。2、状态简化。即消除冗余状态，求得最小化状态表。3、状态编码。即对每一个状态指定一个二进制代码，这一步得到一个二进制状态表。4、选定触发器，并写出各触发器的激励函数和输出函数的表达式。5、画出逻辑电路图。二、建立原始状态图（或原始状态表）1、方法（1）直接构图法。（2）信号序列法。（3）正则表达式法。（4）SM（时序机流程图）法2、建立过程（直接构图法）（1）分析命题、确定电路类型。确定电路的输入个数和输出个数，并用字母表示之。（2）建立树型结构的状态图——确定状态见的转移关系和输出。（3）将原始状态图转换为原始状态表。二、建立原始状态图（或原始状态表）3、基本思想 根据文字描述的设计要求，先假定一个初态；从这个初态开始，根据输入条件确定输出和下一个状态。

每加入一个输入，就可确定一个次态；该次态可能就是现态本身，也可能是已有的另一个状态或是新增加的一个状态。这个过程一直继续下去，直至每一个现态向其次态的转移都已被考虑，并且不再构成新的状态。

如果有n个输入变量，则从每一个状态出发，将2n种不同的转移条件都考虑到。4、确定状态的原则：宁多勿漏。二、建立原始状态图（或原始状态表）例1：某序列检测器，有一个输入端X和一个输出端Z。从X端输入一组按时间顺序排列的串行二进制代码，当输入序列中出现101时，输出Z=1，否则Z=0，作出该检测器的Mealy型和Moore型状态图和状态表。序列检测器XCPZMealy型：S0S2S3S11/00/01/01/10/00/00/01/0S0/0S2/0S0/0S2/0S1/0S1/0S3/1S1/0现态次态/输出X=0X=1S0S1S2S3二、建立原始状态图（或原始状态表）序列检测器XCPZMoore型S0S2S0S2S1S1S3S1现态次态输出X=0X=1S0S1S2S3S0/0S2/0S3/1S1/0101100010001二、建立原始状态图（或原始状态表）例2：作出8421BCD码的错误码检测器的状态表和状态图。8421BCD码的高位在前，低位在后，串行地加在检测器的输入端，若收到非法代码（1010,1011,1100，1101,1110,1111）时，电路的输出为1，否则，输出为0。

不论输入的代码是否正确，电路接收到最低位以后均复位，并开始接收下一个代码。ADCBEJKFGHILMNP1/00/01/00/01/00/00/00/01/01/00/01/00/00/01/00/01/00/01/00/01/00/11/10/11/10/01/00/11/11/0二、建立原始状态图（或原始状态表）ADCBEJKFGHILMNP1/00/01/00/01/00/00/00/01/01/00/01/00/00/01/00/01/00/01/00/01/00/11/10/11/10/01/00/11/11/0现态次态输出X=0X=1ABCDEFGHIJKLMNPB/0D/0J/0F/0H/0A/0A/0A/0A/0L/0N/0A/0A/1A/1A/1C/0E/0K/0G/0I/0A/0A/0A/0A/0M/0P/0A/0A/1A/1A/1二、建立原始状态图（或原始状态表）例3：某一起爆电路，其输入为X，输出为Z，若电路的X端连续收到四个1信号，则输出Z=1，使炸药引爆，试作出起爆电路的状态图和状态表。（电路一经启动，则不能停下来。）S0S2S3S10/00/d1/01/1dddd1/01/00/d0/d现态次态/输出X=0X=1S0S1S2S3S0/0d/dd/dd/dS1/0S2/0S3/0d/1二、建立原始状态图（或原始状态表）例4：有两个输入x1x2，一个输出z。只有当x1输入三个“1”（或三个以上的1）然后x2输入一个“1”时，线路才有输出，即z=1，在同一时间内，两个输入不能同时为1。ADCB00/001/010/001/000/010/010/000/010/001/000/001/1

说明：这三个“1”并没有要求连续输入，只要中间没有x2插入即可。而一旦z=1时，线路就要回到原始状态。

在其他情况下，不管电路处于哪个状态，只要x2输入为1，电路的输出z均为0，并返回到初始状态。二、建立原始状态图（或原始状态表）ADCB00/001/010/001/000/010/010/000/010/001/000/001/1现态次态/输出X1X2=00011110ABCDA/0B/0C/0D/0A/0A/0A/0A/1d/dd/dd/dd/dB/0C/0D/0D/0二、建立原始状态图（或原始状态表）例5：给出同步二进制串行加法器的状态表串行加法器被加数X1CPZ（和）加数X2

串行加法器仅需设置两个内部状态，以分别表示有进位和无进位。a—无进位，b—有进位11/000/001/110/111/110/001/000/101二、建立原始状态图（或原始状态表）现态次态/输出X1X2=00011110aba/0a/1a/1b/0a/1b/0b/0b/111/000/001/110/111/110/001/000/101例5：给出同步二进制串行加法器的状态表串行加法器被加数X1CPZ（和）加数X2三、状态表的化简设置状态的目的是利用这些状态记住电路的历史状态，以根据其后的输入产生相应的输出。如果所设置的某两个状态对其后输入的所有序列产生的输出序列完全相同，则这两个状态可以合并为一个状态。状态表的每一行指明了在某一输入条件下某个状态的次态和电路的输出。当两行（或多行）所记载的内容完全一样时，说明这两行所代表的状态是相同的。将这两行合并为一行，不会影响整个电路的逻辑功能。三、状态表的化简1、状态表化简的基本原理如果所设置的两个状态，对输入的所有序列产生的输出序列完全相同，则这两个状态可以合并为一个状态。输出：Z(C，0)=Z(D，0)=0Z(C，1)=Z(D，1)=1次态：N(C，0)=N(D，0)=AN(C，1)=N(D，1)=D∴C=D这意味着从现态C或D开始，对于其后的所有输入序列所产生的输出序列一定都相同，故C，D可以合并为一个状态。现态次态/输出X=0X=1ABCDA/0A/0A/0A/0B/0C/0D/1D/1三、状态表的化简考察表2中的状态B和C输出：Z(B，0)=Z(C，0)=1Z(B，1)=Z(C，1)=0次态：N(B，0)=C，N(C，0)=BN(B，1)=N(C，1)=E ∴B=C

同理：D=E即若在相同的输入下，输出相同，而次态交错，这两个状态可以合并为一个状态。现态次态/输出X=0X=1ABCDEC/1C/1B/1D/1E/1B/0E/0E/0B/1B/11、状态表化简的基本原理三、状态表的化简考察表3中的状态C和F输出：Z(C，0)=Z(F，0)=0Z(B，1)=Z(C，1)=1次态：N(B，0)=N(C，0)=CN(B，1)=A，N(C，1)=D

决定C和F是否可以合并的条件是A和D是否相同，若A和D相同，则C和F相同。现态次态/输出X=0X=1ABCDEFE/0A/1C/0B/0D/1C/0D/0F/0A/1A/0C/0D/11、状态表化简的基本原理三、状态表的化简状态A和D输出：Z(A，0)=Z(D，0)=0Z(A，1)=Z(D，1)=0次态：N(A，0)=E，N(C，0)=BN(A，1)=D，N(D，1)=A

次态交错。可见：决定A和D是否可以合并的条件是E和B是否相同，若相同，则A和D相同。现态次态/输出X=0X=1ABCDEFE/0A/1C/0B/0D/1C/0D/0F/0A/1A/0C/0D/11、状态表化简的基本原理三、状态表的化简状态E和B输出：Z(E，0)=Z(B，0)=1Z(E，1)=Z(B，1)=0次态：N(E，0)=D，N(B，0)=AN(E，1)=C，N(B，1)=F可见：决定E和B是否可以合并的条件是A和D及C和F是否相同。现态次态/输出X=0X=1ABCDEFE/0A/1C/0B/0D/1C/0D/0F/0A/1A/0C/0D/1BE→AD→CF1、状态表化简的基本原理三、状态表的化简由于这个循环中的各个状态对在不同的现输入下，所产生的输出是分别相同的，因而从循环中的某一状态对出发，都能够保证在所有的输入序列下所产生的输出序列相同，因而，循环中的各对状态是可以合并的。∴B=E，A=D，C=F现态次态/输出X=0X=1ABCDEFE/0A/1C/0B/0D/1C/0D/0F/0A/1A/0C/0D/1例如：设输入序列为：X=010011001

从C态出发的输出Z为：010100010

从F态出发的输出Z为：010100010即在相同的输入序列下，输出相同，故C和F可以合并。1、状态表化简的基本原理三、状态表的化简状态表中两个状态可以合并的条件：在所有可能的输入条件下：（1）它们的输出相同；（2）它们的次态满足下列条件之一： 次态相同；次态交错；指S1的次态是S2；S2的次态是S1。次态循环；1、状态表化简的基本原理三、状态表的化简（1）最小化状态表的特性

◆最小化状态表必须覆盖原始状态表—覆盖性。即原始状态表中的任何一个状态，至少应包含在最小化状态表中的一个状态中。

◆从最小化状态表中的任何一个原始状态出发，在输入信号的各种可能的取值下，所对应的下一状态仍然属于最小化状态表中的某一个状态——封闭性

◆状态表中状态的个数应为最少。2、完全定义机状态表的化简：三、状态表的化简（2）等价的概念：如果所设置的某两个状态qa，qb对其后输入的所有序列产生的输出序列完全相同，则这两个状态称为等价状态。记为{qa，qb}。等价的传递性：若q1和q2等价，q2和q3等价，则q1和q3也等价。等价类：等价状态的集合。在此集合中，任何两个状态都是相互等价的。最大等价类：若一个等价类不是任何别的等价类的子集，则此等价类称为最大等价类。2、完全定义机状态表的化简：三、状态表的化简（3）化简的步骤：

◆寻找等价状态对——检查所有状态之间的等价关系；

◆形成最大等价类——对全部状态进行分类、合并，建立最小化状态表。（4）化简的方法

◆观察法——观察输出部分和次态

2、完全定义机状态表的化简：2、完全定义机状态表的化简：现态次态/输出X=0X=1ABCDEC/1C/1B/1D/0D/0B/0E/0E/0B/1B/1（B，C）（D，E）现态次态/输出X=0X=1A'B'C'B'/1B'/1C'/0B'/0C'/0B'/12、完全定义机状态表的化简：◆隐含表法隐含表是直角三角形网络，横向和纵向格数相同，每个方格代表一个状态对①画隐含表——缺头少尾②顺序比较③关联比较④列最大等价类⑤最小化状态表2、完全定义机状态表的化简：现态次态/输出X1X2=00011110ABCDEFGHD/0C/1C/1D/0C/1D/0G/0B/1D/0D/0D/0B/0F/0D/0G/0D/0F/0E/1E/1A/0E/1A/0A/0E/1A/0F/0A/0F/0A/0F/0A/0A/0BCDEFGHABCDEFG××AF/BD×√GD/AF×AF×DF/AF××BC/AF×DF××BC×DBBG/AF×DG/AF×BC/DFDG/AF××①画隐含表——缺头少尾②顺序比较③关联比较④列最大等价类⑤最小化状态表√√√列最大等价类：（A，F）（B，C）（B，H）（C，H）（A，F）（B，C，H）（D）（E）（G）

A’B’C’D’E’2、完全定义机状态表的化简：现态次态/输出X1X2=00011110A’B’C’D’E’C’/0B’/1C’/0B’/1E’/0C’/0C’/0B’/0A’/0E’/0A’/0D’/1A’/0D’/1A’/0A’/0A’/0A’/0A’/0A’/0①画隐含表——缺头少尾②顺序比较③关联比较④列最大等价类⑤最小化状态表列最大等价类：（A，F）（B，C）（B，H）（C，H）（A，F）（B，C，H）（D）（E）（G）

A’B’C’D’E’现态次态/输出X1X2=00011110ABCDEFGHD/0C/1C/1D/0C/1D/0G/0B/1D/0D/0D/0B/0F/0D/0G/0D/0F/0E/1E/1A/0E/1A/0A/0E/1A/0F/0A/0F/0A/0F/0A/0A/02、完全定义机状态表的化简：现态次态/输出X=0X=1ABCDEFGHE/0A/1C/0B/0D/1C/0H/1C/1D/0F/0A/1A/0C/0D/1G/1B/1BCDEFGHABCDEFG××BE××××××AD/FC×××××AD×××××××××××HC/BGBE→AD→FC令Q1=（A，D）

Q2=（B，E）

Q3=（C，F）

G=G，H=H现态次态/输出X=0X=1Q1Q2Q3GHQ2/0Q1/0Q3/0H/1Q3/1Q1/0Q3/0Q1/0G/1Q2/1三、状态表的化简（1）状态相容及相容类相容的条件：在所有可能的输入条件下：（1）它们的输出相同；（2）它们的次态满足下列条件之一： 次态相同；次态交错；指S1的次态是S2；S2的次态是S1。次态循环；注意：对于一方给定，一方不给定的次态和输出，均作相同处理。相容状态无传递性。3、不完全定义机状态表的化简：三、状态表的化简（1）状态相容及相容类相容类：所有状态之间都是两两相容的状态集合。最大相容类：不是其他相容类的子集的一个相容类。状态合并图：将原始状态表中所有的状态以点的形式均匀地标在一个圆周上，然后把所有相容状态用线段连接起来，凡所有顶点之间都有连线的状态就构成一个最大相容类。3、不完全定义机状态表的化简：三、状态表的化简（2）化简的方法①画隐含表，寻找相容状态对；②画状态合并图；③作最小化状态表；这一步的任务要从上面求得的最大相容类中选出一组能够覆盖原始状态表全部状态且数目最少的相容类，它们必须满足：覆盖性：该组相容类应能够覆盖原始状态表中全部状态。最小性：该组相容类的数目应为最少。闭合性：该组相容类中的任何一个相容类，它在原始状态表中任一输入条件下产生的次态应该属于该组内的某一个相容类。3、不完全定义机状态表的化简：3、不完全定义机状态表的化简：现态次态输出X=0X=1ABCDECddDEdCBdD1dd0d①画隐含表——缺头少尾②顺序比较③关联比较④列最大相容类⑤最小化状态表BCDEABCD√√×CE√√CD√BD√√√√ABCDE最大相容类：（A，B，C，E）（B，C，D，E）3、不完全定义机状态表的化简：现态次态输出X=0X=1ABCDECddDEdCBdD1dd0d⑤最小化状态表最大相容类：（A，B，C，E）（B，C，D，E）对于本例，满足覆盖和最小这两个条件的相容类有：(A,B,C,E)(B,C,D,E)(1)(A,E)(B,C,D)(2)(A,B,C)(D,E)(3)(A)(B,C,D,E)(4)若选择（2），则不满足闭合条件相容状态集次态X=0X=1A，EB，C，DCEddDdDCBd（1），（3），（4）三种方案都满足闭合条件3、不完全定义机状态表的化简：现态次态输出X=0X=1ABCDECddDEdCBdD1dd0d(A,B,C,E)(B,C,D,E)(1)(A,E)(B,C,D)(2)(A,B,C)(D,E)(3)(A)(B,C,D,E)(4)若选择（1）相容状态集次态X=0X=1ABCEBCDECEDECBDCBD现态次态输出X=0X=1S1S2S1S2S2S2S210d3、不完全定义机状态表的化简：现态次态输出X=0X=1ABCDECddDEdCBdD1dd0d(A,B,C,E)(B,C,D,E)(1)(A,E)(B,C,D)(2)(A,B,C)(D,E)(3)(A)(B,C,D,E)(4)若选择（3）相容状态集次态X=0X=1ABCDECDECBD不完全确定的状态表的最小化状态表不是唯一的现态次态输出X=0X=1S1S2S1S2S1S210三、状态表的化简（2）化简的方法①画隐含表，寻找相容状态对；②画状态合并图；③作最小化状态表；3、不完全定义机状态表的化简：现态次态/输出X=0X=1ABCDED/dE/0D/0C/dC/1A/dA/dB/dC/dB/d四、状态编码1、概念：根据最小化状态表的状态数，确定触发器的个数，并指定每个状态的二进制代码。对同步时序电路，一般情况下，状态分配不影响电路的可靠性，仅仅影响电路的复杂程度。常用的状态分配方法：建立通用方程；相邻状态分配法；减少相关法；四、状态编码2、状态编码规则：——相邻状态分配法（1）在同一输入条件下，具有相同次态的现态，应尽可能分配相邻的二进制代码（即两个二进制代码中只有一位数码不同，其余各位均相同）——次态相同，现态编码应相邻。（2）同一现态下，在相邻输入条件下的不同次态，应尽可能分配相邻的二进制代码——同一现态，次态编码应相邻。（3）在所有输入条件下，具有相同输出的现态应尽可能分配相邻的二进制代码——输出相同，现态编码应相邻。（4）将状态表中出现次数最多的状态分配逻辑0。其重要性依次递减。四、状态编码2、状态编码规则：（1）次态相同，现态编码应相邻。（2）同一现态，次态编码应相邻。（3）输出相同，现态编码应相邻。（4）将状态表中出现次数最多的状态分配逻辑0。现态次态/输出X=0X=1ABCDC/0A/0A/1B/1B/0A/1D/1C/1由规则1：B—C由规则2：B—C，A—D由规则3：C—D由规则4：A分配逻辑000BCDA110110y2y1y2n+1y1n+1/ZX=0X=10001111011/000/000/101/101/000/110/111/1四、状态编码2、状态编码规则：（1）次态相同，现态编码应相邻。（2）同一现态，次态编码应相邻。（3）输出相同，现态编码应相邻。（4）将状态表中出现次数最多的状态分配逻辑0。现态次态/输出X=0X=1ABCDC/0C/0B/0A/1D/0A/0D/0B/1由规则1：A—B，A—C由规则2：C—D，A—CB—D，A—B由规则3：A—B，A—C，B—C由规则4：A或B或C分配逻辑000110110y2y1y2n+1y1n+1/ZX=0X=10001111001/001/010/000/111/000/011/010/1BCDA四、状态编码2、状态编码规则：（1）次态相同，现态编码应相邻。（2）同一现态，次态编码应相邻。（3）输出相同，现态编码应相邻。（4）将状态表中出现次数最多的状态分配逻辑0。现态次态/输出X=0X=1ABCDEE/0A/1E/0A/0D/0B/0D/1A/0B/1C/0由规则1：A—C，B—DA—D由规则2：B—E，A—DA—E，A—B，C—D由规则3：A—C，A—E由规则4：A分配逻辑0000001010100y3y2y1y3n+1y2n+1y1n+1/ZX=0X=1000110100010001001/0000/1001/0000/0010/0110/0010/1000/0110/1100/0ACBDE110四、状态编码说明：（1）该方法的要点是直接从状态表上确定全部所需要的相邻关系，画出相邻图，再按相邻图来分配各个状态。（2）这种方法的基本思想：在选择状态编码时，尽可能地使次态和输出函数在卡诺图上“1”单元的分布为相邻，以便形成更大的圈。（3）这是一种经验方法，且三条规则是分别实施的，未能从总体上加以考虑，因此，所得的编码往往不是最佳的，故称它为“次佳”。五、选定触发器、求出激励函数和输出函数表达式由二进制状态表和触发器的激励表出发求出激励函数和输出函数。y2y1y2n+1y1n+1/ZX=0X=10001111011/