第四章 组合逻辑电路

第四章组合逻辑电路

完成逻辑功能的电路称为逻辑电路，它可以分为两大类：组合逻辑电路和时序逻辑电路。

组合逻辑电路的特点是没有记忆，当前的输出只与当前的输入有关，与以前的历史无关（相比之下，时序电路当前的状态就与现在和过去都有关）。我们有时为解决逻辑问题，要设计一种专用的组合电路，对一些被广泛使用的经典组合电路我们可以采用拿来主义，不必重新设计，如：编码器、译码器、数据选择器/分配器等。

本章分为两大部分：对给定电路——分析，对实现逻辑关系——设计。

第一节组合逻辑电路的分析

组合逻辑电路的分析，就是将电路图上的连接，转化为易于归纳的形式，进而了解电路的功能。

分析步骤如下：（1）从输入向输出逐级推导，得到最终的输出表达式。（在这个过程中，有时可以设几个中间变量）（2）表达式化简。（3）由逻辑表达式列出真值表。（4）由真值表（简单逻辑可直接由表达式）概括出逻辑功能。（这一步较难）例如：分析下列电路的逻辑功能。

逻辑电路分析举例：（1）逐级推导表达式L=A/B/C+/AB/C+/A/BC+ABC

（2）表达式化简（本例已是最简）。

（3）列出真值表。

三位奇数检验

器

（4）经过总结归纳：输入中有奇数个1时，输出为1

以下我们结合一些常用组合逻辑电路，边学习典型

电路，边熟悉分析过程。一、全加器所谓全加器，是指具有从低位进位、向高位进位功能的加法器。如果不考虑低位进位，则称位半加器。（与全加器对应的还有全减器、半减器。）下面我们分析一位全加器电路。（1）为便于分析，设中间变量、和(2)列出真值表规律：输入有奇数个1时，F=1；输入有两个或以上1，CO=1。（3）归纳逻辑功能

归纳功能是比较难的，需要积累经验。本例第一步要总结出奇数个1，两个以上1这样的规律，然后再联想出全加器：A和B是被加数、加数，CI是低位进位，F是本位的和，CO是向高位的进位。

如果不事先说出分析的是全加器，可能不一定会想到是加法器这类的东西。目前，我们要求能够从真值表归纳出表面的逻辑规律，如：输入有奇数个1时，输出为1。与全加器对应的还有全减器，即带低位借位，向高位借位的减法器。实验课将要求设计。

（4）多位加法器

由多个一位全加器可以构成多位加法器。构成的方法有两种：

A、逐位进位加法器逐位进位加法器各位之间采用串联结构，特点是：

电路简单，工作速度慢！

B、超前进位加法器

从低位向高位逐次进位，是我们熟悉的计算方法，它的速度慢。其实，经过公式推导（见书P222）我们发现：

每一位的进位值只与被加数、加数及最低位进位有关。而被加数、加数及最低位进位在计算开始前就确定了，因此可以同步地计算各位的最终取值，大大缩短计算时间。超前进位加法器的特点是：电路复杂，速度很快！

74XX283是4位超前进位加法器集成电路。

4位超前进位加法器的内部逻辑图如下：由图可见：电路较复杂，这是为追求速度付出的代价。

其实电路很有规律，每位都有相同的四级。由于每位只需考虑本级和低位各级，所以位数越高，电路越繁。

位数增加，电路复杂，但延迟时间不增加。这是超前进位的特点。（全加器的逻辑符号见书）二、编码器

把二进制码按一定规律编排，为每组代码赋予特定

的含义，这一过程叫编码。具有编码功能的电路叫编码器。

例如：8421码就是一种编码，它按自然二进制的取值为“0”~“9”阿拉伯数字编码。又如：键盘每个键的键值码，ASCII码等。

下面我们要讲的编码器是8线—3线优先编码器。它有8个输入端，有三个编码输出，还有编码允许端，辅助输出端。首先看一下逻辑电路图：（1）写出表达式：

为简化分析，我们先把ST输入分析后排除。ST信号高电平时起决定性作用，将所有门电路封锁，所有输出全为1。当ST=0时，对电路没有影响，正常工作。下面我们假设允许芯片工作，ST=0，ST=1。由图Y2=IN7+IN6+IN5+IN4Y2=IN7IN6IN5IN4Y1=IN7IN6

（IN5+IN4+IN3）

（IN5+IN4+IN2）Y0=IN7

（IN6+IN5）

（IN6+IN4+IN3）

（IN6+IN4+IN2+IN1）

从表达式看不出任何规律，还要作真值表。（2）列出真值表（3）分析、总结、归纳

从输入分析：/ST为1，任何输入均不被编码；/ST为0，允许编码。输入低电平有效，同时有多个低电平输入时，对最高下标号输入编码。

从输出分析：允许编码时，Y0、Y1、Y2给出编码的三位二进制值。YEX=YS=1，

编码器不工作。YEX=1，YS=0，编码器工作，但无有效输入。YEX=0，YS=1，编码器工作，已对有效输入编码。

即YEX无编码为1，有编码为0。（作为扩展位）

YS有编码或禁止编码时为1，允许编码但无编码时为0。（作为对下级编码