chapter21 触发器和时序逻辑电路

第21章触发器和时序逻辑电路21.1

双稳态触发器21.2

寄存器21.3

计数器21.5由555定时器组成的单稳态触发器和无稳态触发器21.6应用举例21.4

时序逻辑电路的分析

电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。时序逻辑电路的特点：

下面介绍双稳态触发器，它是构成时序电路的基本逻辑单元。21.1

双稳态触发器21.1.2JK触发器21.1.3D

触发器21.1.4触发器逻辑功能的转换21.1.1RS

触发器21.1

双稳态触发器特点：1、有两个稳定状态“0”态和“1”态；2、能根据输入信号将触发器置成“0”或“1”态；3、输入信号消失后，被置成的“0”或“1”态能保存下来，即具有记忆功能。双稳态触发器：是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。21.1.1R－S

触发器两互补输出端1.基本R－S触发器两输入端&QQ.G1&.G2SDRD

正常情况下，两输出端的状态保持相反。通常以Q端的逻辑电平表示触发器的状态，即Q=1，Q=0时，称为“1”态；反之为“0”态。反馈线

触发器输出与输入的逻辑关系1001设触发器原态为“1”态。翻转为“0”态(1)SD=1，RD=01010QQ.G1&.&G2SDRD设原态为“0”态1001110触发器保持“0”态不变复位0

结论:不论触发器原来为何种状态，当SD=1，

RD=0时，

将使触发器置“0”或称为复位。QQ.G1&.&G2SDRD01设原态为“0”态011100翻转为“1”态(2)SD=0，RD=1QQ.G1&.&G2SDRD设原态为“1”态0110001触发器保持“1”态不变置位1

结论:不论触发器原来为何种状态，当SD=0，

RD=1时，

将使触发器置“1”或称为置位。QQ.G1&.&G2SDRD11设原态为“0”态010011保持为“0”态(3)SD=1，RD=1QQ.G1&.&G2SDRD设原态为“1”态1110001触发器保持“1”态不变1

当SD=1，

RD=1时，触发器保持原来的状态，

即触发器具有保持、记忆功能。QQ.G1&.&G2SDRD110011111110若G1先翻转，则触发器为“0”态“1”态(4)SD=0，RD=0

当信号SD=RD

=0同时变为1时，由于与非门的翻转时间不可能完全相同，触发器状态可能是“1”态，也可能是“0”态，不能根据输入信号确定。QQ.G1&.&G2SDRD10若先翻转基本R－S

触发器状态表逻辑符号RD(ResetDirect)-直接置“0”端(复位端)SD(SetDirect)-直接置“1”端(置位端)QQSDRDSDRDQ100置0011置111不变保持00同时变1后不确定功能低电平有效2.可控RS

触发器基本R-S触发器导引电路&G4SR&G3C.&G1&G2.SDRDQQ时钟脉冲当C=0时011

R，S

输入状态不起作用。

触发器状态不变11.&G1&G2.SDRDQQ&G4SR&G3C

SD，RD用于预置触发器的初始状态，

工作过程中应处于高电平，对电路工作状态无影响。被封锁被封锁当C=1时1打开触发器状态由R，S

输入状态决定。11打开触发器的翻转时刻受C控制（C高电平时翻转），而触发器的状态由R，S的状态决定。.&G1&G2.SDRDQQ&G4SR&G3C当C=1时1打开(1)S=0,R=00011触发器保持原态触发器状态由R，S

输入状态决定。11打开.&G1&G2.SDRDQQ&G4SR&G3C1101010(2)S=0,R=1触发器置“0”(3)S=1,R=0触发器置“1”11.&G1&G2.SDRDQQ&G4SR&G3C1110011110若先翻若先翻Q=1Q=011(4)S=1,R=1当时钟由1变0后触发器状态不定11.&G1&G2.SDRDQQ&G4SR&G3C可控RS状态表00SR01010111不定Qn+1QnQn—时钟到来前触发器的状态Qn+1—时钟到来后触发器的状态逻辑符号QQSR

CSDRDC高电平时触发器状态由R、S确定例：画出可控R－S

触发器的输出波形RSC不定不定可控R－S状态表C高电平时触发器状态由R、S确定QQ0100SR01010111不定Qn+1Qn存在问题：时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。C克服办法：采用JK

触发器或D

触发器00SR01010

111

不定Qn+1QnQ=SQ=R21.1.2JK触发器1.电路结构从触发器主触发器反馈线C

C

CF主JKRS

CF从QQQSDRD1互补时钟控制主、从触发器不能同时翻转2.工作原理01F主打开F主状态由J、K决定，接收信号并暂存。F从封锁F从状态保持不变。01CRS

CF从QQQSDRD1

CF主JKC

C0110状态保持不变。从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。F从打开F主封锁0RS

CF从QQQSDRD1

CF主JKC

C01C01010010C高电平时触发器接收信号并暂存（即F主状态由J、K决定，F从状态保持不变）。要求C高电平期间J、K的状态保持不变。C下降沿()触发器翻转（F从状态与F主状态一致）。C低电平时,F主封锁J、K不起作用CRS

CF从QQQSDRD1

CF主JKC

01RS

CF从QQQSDRD1

CF主JKC

C010分析JK触发器的逻辑功能(1)J=1,K=1

设触发器原态为“0”态翻转为“1”态110110101001状态不变主从状态一致状态不变01RS

CF从QQQSDRD1

CF主JKC

C01010设触发器原态为“1”态为“0”状态J=1,K=1时，每来一个时钟脉冲，状态翻转一次，即具有计数功能。(1)J=1,K=101RS

CF从QQQSDRD1

CF主JKC

C010(2)J=0，K=1

设触发器原态为“1”态翻转为“0”态01100101011001设触发器原态为“0”态为“0”态01RS

CF从QQQSDRD1

CF主JKC

C010(3)J=1，K=0

设触发器原态为“0”态翻转为“1”态10011010100101设触发器原态为“1”态为“1”态RS

CF从QQQSDRD1

CF主JKC

C010(4)J=0，K=0

设触发器原态为“0”态保持原态00010001保持原态保持原态RS

CF从QQQSDRD1

CF主JKC

C010结论：C高电平时F主状态由J、K决定，F从状态不变。C下降沿()触发器翻转（F从状态与F主状态一致）。3.JK触发器的逻辑功能Qn10011100Qn00010101Qn+1QnS'R'01C高电平时F主状态由J、K决定，F从状态不变。C下降沿()触发器翻转（F从状态与F主状态一致）。J

K

Qn

Qn+100011011JK触发器状态表01010101J

K

Qn+100Qn

01010111QnJK触发器状态表(保持功能)

(置“0”功能)

(置“1”功能)(计数功能)C下降沿触发翻转SD

、RD为直接置1、置0端，不受时钟控制，低电平有效，触发器工作时SD

、RD应接高电平。逻辑符号

CQJKSDRDQ例：JK

触发器工作波形CJKQ下降沿触发翻转基本R-S触发器导引电路&G2&G1QQSDRD&G3&G4&G5&G6CD21.1.3D

触发器1.电路结构反馈线&G2&G1QQSDRD&G3&G4&G5&G6CD21.1.3D触发器2.逻辑功能01（1）D

=01触发器状态不变0当C

=0时110当C

=1时0101触发器置“0”封锁在C

=1期间，触发器保持“0”不变&G2&G1QQSDRD&G3&G4&G5&G6CD21.1.3D

触发器2.逻辑功能01（1）D

=10触发器状态不变1当C

=0时111当C

=1时0110触发器置“1”封锁在C

=1期间，触发器保持“1”不变封锁D触发器状态表D

Qn+1

0101上升沿触发翻转逻辑符号DCQQRDSDC上升沿前接收信号，上升沿时触发器翻转，（其Q的状态与D状态一致；但Q的状态总比D的状态变化晚一步，即Qn+1=Dn；上升沿后输入D不再起作用，触发器状态保持。即(不会空翻)结论：例：D

触发器工作波形图CDQ上升沿触发翻转21.1.4触发器逻辑功能的转换1.将JK触发器转换为D

触发器

当J=D，K=D时，两触发器状态相同D触发器状态表D

Qn+1

0101J

K

Qn+100Qn

01010111QnJK触发器状态表D1

CQJKSDRDQ仍为下降沿触发翻转2.将JK触发器转换为T

触发器T

CQJKSDRDQT触发器状态表T

Qn+1

01QnQn(保持功能)(计数功能)J

K

Qn+100Qn

01010111QnJK触发器状态表当J=K时，两触发器状态相同3.将D

触发器转换为T´触发器触发器仅具有计数功能

即要求来一个C，触发器就翻转一次。CQD=QD触发器状态表D

Qn+1

0101

CQQD21.2

寄存器

寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放n

位二进制时，要n个触发器。按功能分数码寄存器移位寄存器21.2.1数码寄存器仅有寄存数码的功能。清零寄存指令通常由D触发器或R-S触发器组成并行输入方式RD..QDF0d0Q0.Q.DF1d1Q1.d2Q.DF2Q2QDF3d3Q300001101寄存数码1101触发器状态不变RDDd3RDDd2RDDd1RDDd010清零1100寄存指令&Q0&Q1&Q2&Q3取数指令1100并行输出方式&&&&Q1111110001010000QQQ01状态保持不变21.2.2移位寄存器不仅能寄存数码，还有移位的功能。

所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。按移位方式分类单向移位寄存器双向移位寄存器寄存数码1.单向移位寄存器清零D1移位脉冲23410111QQ3Q1Q2RD0000000100101011010110111011QJKF0Q0QJKF2QJKF1QJKF3数据依次向左移动，称左移寄存器，输入方式为串行输入。QQQ从高位向低位依次输入1110010110011000输出再输入四个移位脉冲，1011由高位至低位依次从Q3端输出。串行输出方式清零D10111QQ3Q1Q2RD10111011QJKF0Q0QJKF2QJKF1QJKF3QQQ5移位脉冲786左移寄存器波形图12345678C1111011DQ0Q3Q2Q11110待存数据1011存入寄存器0111从Q3取出四位左移移位寄存器状态表0001123移位脉冲Q2Q1Q0移位过程Q3寄存数码D001110000清零110左移一位001011左移二位01011左移三位10114左移四位101并行输出再继续输入四个移位脉冲,从 Q3端串行输出1011数码右移移位寄存器1清零0寄存指令并行输入串行输出DQ2SDRDd2&F2Q1SDRDd1&F1Q0SDRDd0&F0DDQ3SDRDd3&F3D串行输入移位脉冲DC2.并行输入/串行输出寄存器寄存器分类并行输入/并行输出串行输入/并行输出并行输入/串行输出串行输入/串行输出F3F2F1F0d0d1d2d3Q0Q1Q2Q3F3F2F1F0dQ0Q1Q2Q3F3F2F1F0d0d1d2d3Q3Q3F3F2F1F0d3.双向移位寄存器：既能左移也能右移。DQ2DQ1DQ0>1&11>1&>1&.RDCS左移输入

待输数据由低位至高位依次输入待输数据由高位至低位依次输入101右移输入移位控制端000000&&&&&&010右移串行输入左移串行输入UCCQ0Q1Q2Q3S1S0

C16151413121110913456782D0D1D2D3DSRDSL

RDGNDCT74LS194并行输入0111100011011直接清零(异步)保持右移(从Q0向右移动)左移(从Q3向左移动)并行输入

RD

CS1

S0功能CT74LS194功能表UCCQ0Q1Q2Q3S1S0

C161514131211109CT74LS19413456782D0D1D2D3DSRDSL

RDGND21.3

计数器

计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。分类加法计数器减法计数器可逆计数器(按计数功能)异步计数器同步计数器(按计数脉冲引入方式)

二进制计数器十进制计数器

N

进制计数器(按计数制)21.3.1二进制计数器

按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成n位二进制计数器，需用n个具有计数功能的触发器。1.异步二进制加法计数器异步计数器：计数脉冲C不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。

二进制数

Q2

Q1

Q0

000010012010301141005101611071118000脉冲数(C)二进制加法计数器状态表

从状态表可看出：最低位触发器来一个脉冲就翻转一次，每个触发器由1变为0时，要产生进位信号,

这个进位信号应使相邻的高位触发器翻转。1010

当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次.清零RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲三位异步二进制加法计数器在电路图中J、Ｋ悬空表示J、K=1下降沿触发翻转每来一个C翻转一次

当相邻低位触发器由1变0时翻转异步二进制加法器工作波形2分频4分频8分频

每个触发器翻转的时间有先后，与计数脉冲不同步C12345678Q0Q1Q2用D触发器构成三位二进制异步加法器？？2、若构成减法计数器C又如何连接？思考1、各触发器C应如何连接？各D触发器已接成T´触发器，即具有计数功能C清零RDQDQQ0F0QDQQ1F1QDQQ2F22.同步二进制加法计数器异步二进制加法计数器线路联接简单。各触发器是逐级翻转，因而工作速度较慢。同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。同步计数器组成原则:

根据翻转条件,确定触发器级间连接方式—找出J、K输入端的联接方式。

二进制数

Q2

Q1

Q0

000010012010301141005101611071118000脉冲数(C)二进制加法计数器状态表

从状态表可看出：最低位触发器F0每来一个脉冲就翻转一次；F1：当Q0=1时，再来一个脉冲则翻转一次；F2：当Q0=Q1=1时，再来一个脉冲则翻转一次。四位二进制同步加法计数器级间连接的逻辑关系

触发器翻转条件

J、K端逻辑表达式J、K端逻辑表达式F0每输入一C翻一次F1F2F3J0=K0=1Q0=1J1=K1=Q0Q0=Q1=1J2=K2=Q1

Q0Q0=Q1=Q2=1J3=K3=Q2

Q1

Q0J0=K0=1J1=K1=Q0J2=K2=Q1

Q0J3=K3=Q2

Q1

Q0

由J、K端逻辑表达式，可得出四位同步二进制计数器的逻辑电路。（只画出三位同步二进制计数器的逻辑电路）（加法）（减法）三位同步二进制加法计数器

计数脉冲同时加到各位触发器上，当每个到来后触发器状态是否改变要看J、K的状态。

最低位触发器F0每一个脉冲就翻转一次；F1：当Q0=1时，再来一个脉冲则翻转一次；F2：当Q0=Q1=1时，再来一个脉冲则翻转一次。RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲C12345678Q0Q1Q2

各触发器状态的变换和计数脉冲同步21.3.2十进制计数器十进制计数器：计数规律：“逢十进一”。它是用四位二进制数表示对应的十进制数，所以又称为二-十进制计数器。

四位二进制可以表示十六种状态，为了表示十进制数的十个状态，需要去掉六种状态，具体去掉哪六种状态，有不同的安排，这里仅介绍广泛使用8421编码的十进制计数器。十进制加法计数器状态表

从状态表可看出F0：每来一个脉冲就翻转一次；F1：当Q0=1时，再来一个脉冲则翻转一次，且Q3≠1F2：当Q0=Q1=1时，再来一个脉冲则翻转一次。二进制数Q3Q2Q1Q0C数0123456789100000000100100011010001010110011110001001000001234567890F3：当Q0=Q1=Q2=1时，再来一个脉冲则翻转一次。

触发器翻转条件

J、K端逻辑表达式F0每输入一C翻一次F1F2F3J0=K0=1Q0=1，Q3≠1J1=Q0Q3，K1=Q0

Q0=Q1=1J2=K2=Q1

Q0Q0=Q1=Q2=1J3=Q2

Q1

Q0，K3=Q0F0：每来一个脉冲就翻转一次；F1：当Q0=1时，再来一个脉冲则翻转一次，且Q3≠1F2：当Q0=Q1=1时，再来一个脉冲则翻转一次。F3：当Q0=Q1=Q2=1时，再来一个脉冲则翻转一次。RDQJKQF0QJKQF1C计数脉冲QJKQF2QJKQQ3F3Q2Q1Q0十进制同步加法计数器J0=K0=1J1=Q0Q3，K1=Q0

J2=K2=Q1

Q0J3=Q2

Q1

Q0，K3=Q0Q0Q1Q2Q3C12345678910十进制计数器工作波形21.3.3中规模数字集成电路计数器1.CT74LS290(T1290)二-五-十进制集成计数器Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF0逻辑功能及外引线排列110

10清零0000Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF0（1）R01、

R02：置“0”输入端逻辑功能逻辑功能及外引线排列0置“9”1100Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF0（1）S91、

S92：置“9”输入端逻辑功能1

1逻辑功能及外引线排列Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF0计数功能0011Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF00011输入脉冲输出二进制输入脉冲输出五进制Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF00011输入脉冲输出十进制CT74LS290功能表输入输出Q2Q3R01S92S91R02Q1Q011011011000000001010R01S92S91R02有任一为“0”有任一为“0”计数清零置9输入计数脉冲8421异步十进制计数器十分频输出(进位输出)计数状态计数器输出2.CT74LS290的应用S91NCT74LS290S92Q2Q1NUCCR01R02C0C1Q0Q3地外引线排列图17814S92S91Q3Q0Q2Q1R01R02C1C0输入脉冲十分频输出5421异步十进制计数器Q1Q2Q3Q0C12345678910工作波形S92S91Q0Q3Q1Q2R01R02C1C0S92S91Q3Q0Q2Q1R01R02C1C0五进制输出计数脉冲输入异步五进制计数器C12345Q1Q2Q3工作波形如何构成N进制计数器

反馈置“0”法：当满足一定的条件时，利用计数器的复位端强迫计数器清零，重新开始新一轮计数。

利用反馈置“0”法可用已有的计数器得出小于原进制的计数器。

例：用一片CT74LS290可构成十进制计数器，如将十进制计数器适当改接，利用其清零端进行反馈清零，则可得出十以内的任意进制计数器。用一片CT74LS290构成十以内的任意进制计数器例：六进制计数器二进制数Q3Q2Q1Q0脉冲数(C)十进制数0123456789100000000100100011010001010110011110001001000001234567890六种状态例：六进制计数器Q3Q2Q1Q000000001001000110100010101100111100010010000六种状态

当状态0110（6）出现时，将Q2=1，Q1=1送到复位端R01和R02，使计数器立即清零。状态0110仅瞬间存在。CT74LS290为异步清零的计数器反馈置“0”实现方法:1111六进制计数器S92S91Q3Q0Q2Q1R01R02C1C0计数脉冲计数器清零七进制计数器

当出现0110（6）时，应立即使计数器清零，重新开始新一轮计数。当出现

0111(7)时，计数器立即清零，重新开始新一轮计数。S92S91Q3Q0Q2Q1R01R02C1C0计数脉冲计数器清零&.二片CT74LS290可构成100以内的计数器例：二十四进制计数器二十四分频输出.0010(2)0100(4)S92S91Q3Q0Q2Q1R01R02C1C0计数脉冲S92S91Q3Q0Q2Q1R01R02C1C0十位个位两位十进制计数器（100进制）有两个二-五-十进制计数器，高电平清零CT74LS390外引线排列图11689UCC1Q21Q11RD1Q01Q3地1C02Q32Q22Q12Q02RD2C02C11C1十位

0100(4)个位0110(6)1Q31Q01Q21Q11RD1C11C0计数脉冲2Q32Q02Q22Q12RD2C12C0十位个位两位十进制计数器（100进制）例：用一片TC74LS390构成四十六进制计数器&D(DOWN)—减法脉冲输入端U(UP)—加法脉冲输入端L(LOAD)—置数端CO—进位端BO—借位端C(CLR)—清零端CT74LS192外引线排列图11689UCCQ2UQ1Q0Q3地D1LBOCCODCT74LS192D0D2D3CT74LS192功能表110

加

计数

00D0~D3

置数1110

保持

110

减计数

1

清零

U

DLOADCLR

D0~D3功能

十进制同步加/减计数器21.3.4环行计数器工作原理：Q1DF1Q2DF2Q3DF3Q0DF0C先将计数器置为Q3Q2Q1Q0=1000

而后每来一个C，其各触发器状态依次右移一位。即：1000010000100001环行计数器工作波形C1234Q2Q1Q0Q3环行计数器可作为顺序脉冲发生器。21.3.5环行分配器QJKQQ0F0QJKQQ1F1QJKQQ2F2CQ0Q1Q2K0=Q2

J0=Q2

J1=Q0J2=Q1

K1=Q0

K2=Q1环行分配器工作波形Q2Q1Q0C12345678Q0Q1Q2可产生相移为的顺序脉冲。(1)由逻辑图判断时钟脉冲连接方式(2)写驱动方程、状态方程、状态转移方程(3)列状态转换表(4)判断逻辑功能已知逻辑电路确定逻辑功能分析步骤：21.4时序逻辑电路的分析例1:分析图示逻辑电路的逻辑功能,说明其用处。

设初始状态为“000”。RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲1=1=1=1解：1.时钟脉冲连接方式－同步2.驱动方程RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲1=1=1=1

J0=K0=Q0Q2

J1=K1=Q0Q1

J2=K2=Q1Q2解：3.状态方程

D触发器：Qn+1=

DRDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲1=1=1=1

JK触发器：Qn+1=J

Qn+KQn解：4.状态转移方程RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲1=1=1=1Q1(n+1)=J1Q1n+K1Q1n=(Q0nQ1n)Q1n=Q0nQ0(n+1)=J0Q0n+K0Q0n=(Q0nQ2n)Q0n=Q2nQ2(n+1)=J2Q2n+K2Q2n=(Q1nQ2n)Q2n=Q1n解：5.初始状态：0006.状态转换表Q2(n+1)Q1(n+1)Q0(n+1)Q2nQ1nQ0nC010001100002011311141105100011111101100Q1(n+1)=J1Q1n+K1Q1n=(Q0nQ1n)Q1n=Q0nQ0(n+1)=J0Q0n+K0Q0n=(Q0nQ2n)Q0n=Q2nQ2(n+1)=J2Q2n+K2Q2n=(Q1nQ2n)Q2n=Q1n000由表可知，经6个脉冲循环一次，为六进制计数器。7.判断逻辑功能

由于计数脉冲同时加到各位触发器上，所以为同步计数器。8.波形图同步六进制计数器工作波形Q0Q1Q2C123456110000CJ2K2J1

K1K0

J0Q2Q1Q00011000011000000110011000000110000100120113111411051006.状态转换表(方法二)J

K

Qn+100Qn

01010111Qn

J0=K0=Q0Q2

J1=K1=Q0Q1

J2=K2=Q1Q2110000CJ2K2J1

K1K0

J0Q2Q1Q00011000011000000110011000000110000100120113111411051006.状态转换表(方法三)解：初始状态为“000”时，J、K端和C端的电平为

Qn+1=J

Qn+KQn

J0=K0=Q0Q2=1

J1=K1=Q0Q1=0

J2=K2=Q1Q2=0例2:分析图示逻辑电路的逻辑功能,说明其用处。

设初始状态为“000”。RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲解：1.时钟脉冲连接方式－异步

C0=C

↓

K0=1

J0=Q2K1=1

J1=1C1=Q0↓J2=Q0Q1K2=1C2=C↓

RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲2.驱动方程异步－标出触发方式注意解：3.状态方程RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲

JK触发器：Qn+1=J

Qn+KQn

D触发器：Qn+1=

D解：4.状态转移方程RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲

Q0(n+1)=(J0Q0n+K0Q0n)·

C0↓=(Q0nQ2n)·

C↓

Q1(n+1)=(J1Q1n+K1Q1n)·

C1↓=(Q1n)·

Q0↓

Q2(n+1)=(J2Q2n+K2Q2n)·

C2↓=(Q0nQ1nQ2n)·

C↓解：5.初始状态：0006.状态转换表Q2(n+1)Q1(n+1)Q0(n+1)Q2nQ1nQ0nC2C1C0C

Q0(n+1)=(J0Q0n+K0Q0n)·

C0↓=(Q0nQ2n)·

C↓

Q1(n+1)=(J1Q1n+K1Q1n)·

C1↓=(Q1n)·

Q0↓

Q2(n+1)=(J2Q2n+K2Q2n)·

C2↓=(Q0nQ1nQ2n)·

C↓－↓↓010001100002010301141005000↓↓↓－↓↓－↓↓001011↓↓↓100000由表可知，经5个脉冲循环一次，为五进制计数器。7.判断逻辑功能

由于计数脉冲没有同时加到各位触发器上，所以为异步计数器。8.波形图异步五进制计数器工作波形C12345Q0Q1Q2011111CJ2=Q0Q1K2=1J1=K1=1K0=1

J0=Q2Q2Q1Q00111110111111111110111010111110000100120103011410050006.状态转换表(方法二)C1=Q0

C0=C

C1=Q0C2=C

J

K

Qn+100Qn

01010111Qn011111CJ2=Q0Q1K2=1J1=K1=1K0=1

J0=Q2Q2Q1Q00111110111111111110111010111110000100120103011410050006.状态转换表(方法三)C1=Q0解：初始状态为“000”时，J、K端和C端的电平为

C0=C=0K0=1

J0=Q2=1K1=1

J1=1C1=Q0=0J2=Q0Q1=0K2=1C2=C=0

Qn+1=J

Qn+KQn21.5555定时器及其应用555定时器是一种将模拟电路和数字电路集成于一体的电子器件。用它可以构成单稳态触发器、多谐振荡器和施密特触发器等多种电路。555定时器在工业控制、定时、检测、报警等方面有广泛应用。21.5.1555定时器的结构及工作原理1.分压器：由三个等值电阻构成2.比较器：由电压比较器C1和C2构成3.R-S触发器4.放电开关管TVAVB输出端

电压控制端高电平触发端低电平触发端放电端复位端UCC分压器比较器R-S触发器放电管调转地++C1++C2QQRDSD5K5K5KT24567831<2/3UCC<1/3UCC10>2/3UCC>1/3UCC01<2/3UCC>1/3UCC11>2/3UCC<1/3UCC00RDSDV6V2比较结果1/3UCC不允许2/3UCC++C1++C2..5K5K5KVAVBUCCRDSD562V6V2<2/3UCC<1/3UCC>2/3UCC>1/3UCC<2/3UCC>1/3UCCQT10保持导通截止保持综上所述，555功能表为：QQRDSDT输出RDSD101011QT10保持导通截止保持1.由555定时器组成的多谐振荡器

多谐振荡器是一种无稳态触发器，接通电源后，不需外加触发信号，就能产生矩形波输出。由于矩形波中含有丰富的谐波，故称为多谐振荡器。

多谐振荡器是一种常用的脉冲波形发生器,触发器和时序电路中的时钟脉冲一般是由多谐振荡器产生的。21.5.2定时器电路的应用UCC++C1++C2QQRDSD...5K5K5KVAVBT13245678(复位端)(地)uO1.由555定时器组成的多谐振荡器接通电源通电前uC=0011100>2/3UCCRD=1SD=0..uCR1R2.+–C充电C放电1<1/3UCC48562713+UCCuO.uC..CR1R2tp1tp22/3U