Part2第十三章 数字系统设计_第1页
Part2第十三章 数字系统设计_第2页
Part2第十三章 数字系统设计_第3页
Part2第十三章 数字系统设计_第4页
Part2第十三章 数字系统设计_第5页
已阅读5页，还剩28页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

复杂数字系统设计数字系统构成DatapathCircuit:实现对数据的操作和存储，以及数据在系统中的传输，主要包括寄存器、移位寄存器、计数器、数据选择器、译码器、加法器等；ControlCircuit:控制DatapathCircuit的操作设计举例实现除法器设计举例实现除法器ASMchartDatapathCircuit设计举例ControlCircuit设计举例设计是否最优？设计举例作业用Verilog语言实现前述的除法器，并在Quartus软件上进行仿真。比较综合后的电路和前述电路的差别。排序操作对存储在k个寄存器中的数据按照从小到大顺序进行排序，设计完成此功能的电路。排序操作时钟同步时钟偏移(ClockSkew)一个同步系统中的多个触发器，时钟信号到达这些触发器的时间的不同(差异)，称之为时钟偏移。时钟同步对于同步时序电路，应该尽可能的减少时钟偏移。时钟同步对于同步时序电路，应该尽可能的减少时钟偏移。在PLD或者FPGA内部，应该尽可能使用全局时钟网络(globalclock)。系统刚上电时应该将电路复位到一个初始的状态。如将触发器的异步复位连接到一个低偏移的复位信号（很多器件提供全局复位信号）。时钟同步触发器时序分析建立时间：时钟有效边缘到来之前，输入信号保持稳定的最短时间tsu(CMOS3ns)；保持时间：时钟有效边缘到来之后，输入信号保持稳定的最短时间th(CMOS2ns)。触发器时序分析触发器时序分析tsu触发器时序分析保持时间th触发器异步输入异步输入信号与时钟信号没有确定的时间先后关系，违反了触发器建立时间和保持时间，导致触发器输出为亚稳态(metastablestate).触发器最终要进入一个稳定的状态(0,1),但是从亚稳态恢复到稳态所需要的时间不可预测。触发器异步输入1.J.F.Wakerly,DigitalDesignPrinciplesandPractices(Prentice-Hall:EnglewoodCliffs,NJ,1990).2.C.J.Myers,AsynchronousCircuitDesign,(Wiley:NewYork,2001).为了避免异步时钟域产生错误的采样电平，一般使用RAM、FIFO缓存的方法完成异步时钟域的数据转换。最常用的缓存单元是DPRAM，在输入端口使

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论