TMSF片内外设模块

F2812主要的外设模块有：（1）事件管理模块EVA/EVB（2）串行通信模块SCI（3）串行外设接口SPI（4）eCAN

总线模块（5）多通道缓冲串行接口McBSP（6）模数转换器ADC第5章TMS320F2812片内外设模块5.1.1通用定时器5.1.2脉宽调制电路PWM5.1.3捕获单元5.1.4事件管理器模块的中断5.1.5应用事件管理器产生PWM第5.1节事件管理器（EV-EventManager）

F2812提供了2个结构和功能相同的事件管理器EVA和EVB模块，具有强大的控制功能，特别在运动控制和电机控制领域。每个事件管理器模块都包含：

(1)通用定时器(General-Purposetimers)

(2)全比较/PWM单元(Full-compareunits)

(3)捕获单元(CaptureUnit)(4)正交编码脉冲电路

(Quadrature-encodePulseCircuit)

通过一个三相逆变桥来满足功率管的互补控制，同时还可以提供2个非互补的PWM信号。第5.1节事件管理器（EV）PWMCircuitsPWMCircuitsPWMCircuitsOutputLogicOutputLogicOutputLogicGPTimer1CompareGPTimer1GPTimer2CompareGPTimer2CompareUnit1CompareUnit2CompareUnit3CaptureUnitsMUXOutputLogicOutputLogicEVControlRegisters/LogicResetPIETCLKINA/TDIRA/2ADCStartDataBusQEPCircuitCLKDIR••T1PWM_T1CMPT2PWM_T2CMPPWM1PWM2PWM3PWM4PWM5PWM6CAP1/QEP1CAP2/QEP2CAP3/QEPI1•事件管理器功能框图(EVA)PWMCircuitsPWMCircuitsPWMCircuitsOutputLogicOutputLogicOutputLogicGPTimer1CompareGPTimer1GPTimer2CompareGPTimer2CompareUnit1CompareUnit2CompareUnit3CaptureUnitsMUXOutputLogicOutputLogicEVControlRegisters/LogicResetPIETCLKINA/TDIRA/2ADCStartDataBusQEPCircuitCLKDIR••T1PWM_T1CMPT2PWM_T2CMPPWM1PWM2PWM3PWM4PWM5PWM6CAP1/QEP1CAP2/QEP2CAP3/QEPI1•定时器1比较器通用定时器1通用定时器2定时器2比较器全比较单元1，2，3捕获单元正交编码电路AAAAEV模块EVAEVB模块信号模块信号通用定时器通用定时器1通用定时器2T1PWM/T1CMPT2PWM/T2CMP

通用定时器3通用定时器4T3PWM/T3CMPT4PWM/T4CMP比较单元

比较器1比较器2比较器3PWM1/2PWM3/4PWM5/6

比较器4比较器5比较器6PWM7/8PWM9/10PWM11/12

捕获单元

捕获器1捕获器2捕获器3CAP1CAP2CAP3

捕获器4捕获器5捕获器6CAP4CAP5CAP6正交编码脉冲电路QEP

QEP

QEP1QEP2QEPI1QEP

QEP4QEP5QEPI2外部定时器输入定时器方向外部时钟TDIRATCLKINA定时器方向外部时钟TDIRBTCLKINBEVA和EVB模块信号引脚

F2812EVA和EVB模块信号引脚

EV模块EVAEVB模块信号模块信号触发比较器输出的外部输入比较器C1TRIPC2TRIPC3TRIPC4TRIPC5TRIPC6TRIP外部定时器-比较触发输入

T1CTRIP*T2CTRIPT3CTRIP*T4CTRIP功率模块保护中断输入

PDPINTA*PDPINTB*外部ADCSOC触发输入

EVASOCEVBSOCF28125.1.1通用定时器（Generalpurposetimers）每个事件管理模块都有2个通用定时器EVA包含GPTimer1和GPTimer2EVB包含GPTimer3和GPTimer4这些定时器可独立使用，功能：（1）在控制系统中产生采样周期；（2）为捕获单元和正交编码脉冲电路提供时基（3）为比较单元和PWM产生电路提供时基。1.通用定时器的结构特点作用：（1）定时（2）产生PWM波形（3）为其它模块提供时钟5.1.1通用定时器（Generalpurposetimers）GP定时器模块的结构，包括：1个16位可读/写、可增/减的定时器计数器TxCNT(x=1,2,3,4）1个16位可读/写定时器比较寄存器TxCMPR(双缓冲)；1个16位可读/写定时器周期寄存器TxPR

（双缓冲）；1个16位可读/写定时器控制寄存器TxCON；1个通用定时器比较输出引脚TxCMP；5.1.1通用定时器（Generalpurposetimers）用于内部和外部时钟输入的可编程定标器用于4个可屏蔽中断（上溢、下溢、比较和周期中断）的控制和中断逻辑，可选择计数方向的输入引脚TDIRx（当使用定向增、减计数模式时，用来选择是递增还是递减）。通用定时器功能框图如下：5.1.1通用定时器（Generalpurposetimers）CPU内部高速外设时钟外部时钟≤150MHz/4=37.50MHz计数方向当T1CN与T1CMPR相等时产生比较匹配事件当T1CN与T1PR相等时产生周期匹配事件EVA寄存器组全局定时器控制寄存器A定时器1计数寄存器定时器1比较寄存器定时器1周期寄存器定时器1控制寄存器定时器2计数寄存器定时器2比较寄存器定时器2周期寄存器定时器2控制寄存器扩展控制寄存器A定时寄存器EVA寄存器组比较动作控制寄存器A比较控制寄存器A死区定时器控制寄存器A比较寄存器1比较寄存器2比较寄存器3比较寄存器EVA寄存器组捕获寄存器捕获控制寄存器A两级深度捕获FIFO堆栈1捕获FIFO状态寄存器A两级深度捕获FIFO堆栈2两级深度捕获FIFO堆栈3捕获FIFO堆栈1的栈底寄存器捕获FIFO堆栈2的栈底寄存器捕获FIFO堆栈3的栈底寄存器EVA寄存器组中断寄存器中断屏蔽寄存器A中断屏蔽寄存器B中断屏蔽寄存器C中断标志寄存器C中断标志寄存器B中断标志寄存器A2.通用定时器的寄存器（1）通用定时器控制寄存器T1CON/T2CON▲

选择4种计数模式的一种▲

使用内部还是外部时钟▲

确定输入时钟使用的预定标参数▲

确定比较寄存器重新装载的条件▲

使能或禁止通用定时器▲

使能或禁止通用定时器的比较操作▲

定时器2或1的周期寄存器▲

定时器4或3的周期寄存器（1）通用定时器控制寄存器

T1CON/T2CONFreeSoftReservedTMODE1TMODE0TPS2TPS1TPS0T2SWT1/T4SWT3TENABLETCLKS1TCLKS0TCLD1TCLD0TECMPRSELT1PR/SELT3PR

D15D14D13D12D11D10D9D8

D7D6D5D4D3D2D1D0通用定时器控制寄存器TxCON计数模式选择(countmodeselection)00停止、保持01连续增、减计数模式10连续增计数模式11定向递增、减计数模式定时器使能控制位timerenable0禁止定时器操作1使能定时器操作定时器比较使能位timercompareenable0禁止定时器比较操作1使能定时器比较操作(2)全局通用定时器控制寄存器GPTCONA/B确定通用定时器实现具体任务需采取的操作方式，并指明计数方向ReservedT2STATT1STATT2CTRIPET1CTRIPET2TOADCT1TOADCT1TOADCTCMPOET2CMPOET1CMPOET2PINT1PIN

D15D14D13D12D11D10D9D8

R-0

R-1R-1

R/W-1

R/W-1

R/W-0R/W-0

D7D6D5D4D3D2D1D0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0通用定时器A控制寄存器GPTCONA通用定时器1的状态0递减计数1递增计数通用定时器2的状态0递减计数1递增计数通用定时器1比较输出的极性选择位00强制低01低有效10高有效11强制高(2)全局通用定时器控制寄存器GPTCONA/BReservedT4STATT3STATT4CTRIPET3CTRIPET4TOADCT3TOADCT3TOADCTCMPOET4CMPOET3CMPOET4PINT3PIN

D15D14D13D12D11D10D9D8

R-0

R-1R-1

R/W-1

R/W-1

R/W-0R/W-0

D7D6D5D4D3D2D1D0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0通用定时器B控制寄存器GPTCONB（3）通用定时器比较寄存器TxCMPR比较寄存器中的值与通用定时器的计数值进行比较，当比较匹配时，产生：√由GPTCONA/B位的设置决定相关的比较输出信号发生跳变；√相应的中断标志被置位；√若中断没有被屏蔽，则产生一个外设中断请求。通过设置TxCON的相关位，可以使能或禁止比较操作。无论在哪种定时器工作模式（包括QEP模式），比较和输出均可被使能或禁止。TxCMPRD15D0定时器比较寄存器x=1,2,3,4

R/W-x（4）通用定时器周期寄存器TxPR周期寄存器的值决定定时器的定时周期。当周期定时器的值与计数器的值匹配时，根据计数器的计数模式，通用定时器复位为0或递减计数。定时器比较寄存器x=1,2,3,4TxCMPR

R/W-x

D15D03.通用定时器的工作方式1.内部高速外设时钟HSPCLK2.外部时钟TCLKINA/B3.方向输入TDIRA/B4.

复位信号RESET输入输出1.比较输出TxCMP

2.ADC转换启动信号3.提供上溢、下溢、比较匹配和周期匹配信号

4.计数方向标识位定时器的4种操作模式：（由寄存器TxCON的TMODE1（D12）、TMODE0(D11)定义）▲

停止/保持模式▲连续增/减计数模式。▲连续增计数模式▲定向增/减计数模式计数模式选择TMODE1、TMODE000停止、保持01连续增、减计数模式10连续增计数模式11定向递增、减计数模式3.通用定时器的工作方式（1）停止/保持模式通用定时器的操作停止并保持当前状态，定时器的计数器、比较输出和预定标计数器均保持不变（2）连续递增计数模式通用定时器按照预定标的输入时钟计数，当计数器的值与周期寄存器的值匹配时，在下一个输入时钟的上升沿，通用计数器复位为0，并开始另一个计数周期。计数器的初值可以为0～FFFFH中的任一个3.通用定时器的工作方式(TxPR+1)×ts周期寄存器TxPR=3TxCOND6=1使能定时操作TxPR=23.通用定时器的工作方式(3)定向增/减计数模式通用定时器在定标的输入时钟上升沿开始计数，计数方向由输入引脚TDIRA/B确定：引脚为高时，递增计数，与连续增计数模式相同；引脚为低时，递减计数，从初值递减直到为0，此时若TDIRA/B引脚仍为低，计数器将重新载入周期寄存器的值，并继续计数。3.通用定时器的工作方式上溢中断通用定时器2的状态0递减计数1递增计数TxPR=3TxCOND6=1使能定时操作采样到TDIRA变为低电平，则完成一个计数周期后，改变计数方向（4）连续增/减计数模式。

这种模式与定向增/减计数模式基本相同。区别是：计数方向不再受引脚TDIRA/B的控制，而是在计数值达到周期寄存器的值时或FFFFH（初值大于周期寄存器的值）时，才从增计数变为减计数，而在计数值为0时，从减计数变为增计数。

3.通用定时器的工作方式3.通用定时器的工作方式4.通用定时器的比较操作每个通用定时器都有一个相应的比较寄存器TxCMPR和一个PWM输出引脚TxPWM。通用定时器的值总是与相应的比较寄存器的值进行比较，当二者相等时，就产生比较匹配事件。通过将TxCON的TECMPR=1（D1位）来使能比较操作。目的：产生PWM，通用定时器可提供4个PWM输出TxPWM。在连续增/减计数模式时，产生对称波形；在连续增计数模式时，产生非对称波形。PWM输出受以下事件的影响：

计数开始前，输出引脚TxPWM保持无效。

第一次匹配发生后，TxPWM跳变为有效状态，同时产生触发。4.通用定时器的比较操作√若定时器工作在连续增计数模式，则在周期匹配时TxPWM跳变为无效状态，并一直保持到下一个周期的比较匹配发生。√若工作在连续增/减计数模式，则在第二次比较匹配时TxPWM变为无效状态，并一直保持到下一个周期的比较匹配发生。

4.通用定时器的比较操作如果比较值在一个周期开始时为0，则在整个周期PWM输出都为有效状态；如果下一周期比较值仍为0，则PWM输出将不再改变，继续保持有效；如果比较值大于或等于周期值，则在整个周期PWM输出为无效状态，直到比较值小于周期值并发生匹配，PWM输出才发生跳变4.通用定时器的比较操作（1）PWM引脚的电平跳变PWM引脚的电平跳变由一个非对称或对称的波形发生器和相关的输出控制逻辑控制，PWM的输出与下列设置有关★GPTCONA/B寄存器中的极性选择位设置★定时器的计数操作模式★当选择连续递增、减模式时的计数方向根据所选择的计数模式，PWM波形发生器可以产生对称或非对称的PWM输出波形。通用定时器2比较输出的极性选择位T2PINT1PIN00强制低

01低有效

10高有效

11强制高4.通用定时器的比较操作（2）非对称和对称波形发生器非对称和对称波形发生器在通用定时器所处计数模式的基础上产生一个非对称或对称的PWM波形。（1）非对称波形的产生当通用定时器工作在连续递增模式（模式2），可以产生非对称PWM波形。波形发生器的输出由以下情况确定（假设PWM输出为高电平有效）：计数操作开始前为0（低电平）保持不变直到比较匹配发生（TxCNT＜TxCMPR）在比较匹配时切换输出状态为1（高电平有效）（TxCNT=TxCMPR）直到当前计数周期结束，输出电平保持不变（TxCNT=TxPR

）如果下一周期新的比较寄存器的值不是0，则在匹配周期结束后复位为0非对称PWM波形计数器的值TxPR的值TxCMPR的值TxPWM/TxCMP

Pin(activehigh)高电平有效CausedbyPeriodmatch周期匹配事件(toggleoutputinAsymmodeonly)CausedbyComparematch比较匹配事件TPWM在一个周期内波形不对称占空比定时器周期寄存器定时器比较寄存器非对称PWM波形对称PWM波形的产生（2）对称PWM波形的产生当通用定时器工作在连续递增/减计数模式（模式4），可以产生对称的PWM波形波形发生器的输出由以下情况确定（假设PWM输出为高电平有效）：计数操作开始前为0（低电平）保持不变直到第1次比较匹配发生第1次比较匹配时，切换输出为高电平保持不变直到第2次比较匹配第2次比较匹配时，再次切换输出为低电平保持不变直到周期结束对称PWM波形的产生CounterComparePeriodTPWM在一个周期内波形对称占空比TxPWM/TxCMP

Pin(activehigh)高电平有效对称PWM波形的产生脉宽调制（PWM）技术脉宽调制计数的核心是产生周期不变而脉宽可调的信号。一个PWM信号是一串脉冲宽度变化的序列，这些脉冲平均分布在一段定长的周期中，在每个周期中有一个脉冲。这个定长的周期被称为PWM周期，其倒数称为PWM频率。5.1.2脉宽调制电路在电机控制系统中，通过功率器件将所需的电流和能量送到电机绕组中，而PWM信号就是用来控制功率器件的开启和关断时间的。通常将2个功率器件（1个正相导通，1个负相导通）串联到起来为一相。为了避免击穿，要求这两个功率器件的开启时间不能相同。死区就是为了使这两个器件的开启存在一定的时间间隔（死区时间）而设置的。5.1.2脉宽调制电路5.1.2脉宽调制电路每一个事件管理器可以同时产生8路PWM信号，包括：√由通用定时器的比较操作产生的2路独立的PWM信号（P139内容）。

√6路由完全比较单元产生的带有可编程死区的PWM信号EVA比较单元寄存器比较动作控制寄存器A比较控制寄存器A死区定时器控制寄存器A比较寄存器1比较寄存器2比较寄存器3比较寄存器比较动作控制寄存器B比较控制寄存器B死区定时器控制寄存器B比较寄存器4比较寄存器5比较寄存器6EVB比较单元寄存器1.全比较/PWM单元每个事件管理器模块（EVA和EVB）均包含3个全比较单元，分别称作全比较单元1、2、3（EVA）和全比较单元4、5、6（EVB）每个全比较单元控制2个PWM输出全比较单元框图如下5.1.2脉宽调制电路CompareUnitBlockDiagramCompareUnitBlockDiagram以EVA比较寄存器1为例T1CNT定时器1的计数器CMPR1全比较寄存器比较逻辑输出逻辑PWM电路ACTR比较操作控制寄存器2.PWM电路结构EVA模块的PWM电路主要包括四个功能单元：

√非对称/对称波形发生器

√可编程死区单元

√输出逻辑

√空间矢量（SV-SpaceVector）PWM状态机

5.1.2脉宽调制电路5.1.2脉宽调制电路图5-1-9PWM电路框图对称/非对称波形发生器死区单元输出逻辑SVPWM状态机5.1.2脉宽调制电路PWM电路框图DBTCONA死区定时控制寄存器ACTRA完全比较方式控制寄存器ACTRA的D15~D123.死区的产生tomotorphasesupplyrail互补的PWM开关信号

晶体管导通比截止快

同时导通的瞬间-短路可编程死区模块(EVA)PHxDT死区ClockDTPHx非对称PWMDTPHx_4-bitCounterENAresetHSPCLKcomparatorDTPHxDTPHx_PHxDTedgedetectPrescalerDBTCONA.4-24-bitperiodDBTCONA.11-8来自波形发生器/SV状态机边沿检测DBTCONx死区控制寄存器高速外设时钟预定标计数器DBTCONx死区控制寄存器比较逻辑3.相关的寄存器每个EV模块有：

√1个16位可读写的比较控制寄存器COMCONA/B，控制全比较单元的操作；

√1个16位的比较方式控制寄存器ACTRA/B（各带一个影子寄存器）。控制PWM输出引脚的输出方式。

√1个16位可读写的死区控制寄存器DBTCONA/B，对死区进行编程操作；（1）比较控制寄存器COMCONA/B

是否使能比较操作是否使能比较输出是否使能空间矢量PWM模式CENABLECLD1CLD0SVENABLEACTRLD1ACTRD0PDINTAStatusFCMP3OEFCMP2OEFCMP1OEReservedC3TRIPE

D15D14D13D12D11D10D9D8

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0R/W-0R-0

D7D6D5D4D3D2D1D0

R/W-0

R/W-0

R/W-0R-0

R/W-1

R/W-1

R/W-1FCMPOEC2TRIPEC1TRIPE（2）比较方式控制寄存器ACTRA/B

SVRDIRD2D1D0CMP6ACT1

D15D14D13D12D11D10D9D8

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0R/W-0

R/W-0CMP6ACT0CMP5ACT1CMP5ACT0CMP4ACT1CMP4ACT0CMP3ACT1CMP3ACT0CMP2ACT1CMP2ACT0CMP1ACT1CMP1ACT0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0R/W-0

R/W-0

R/W-0（3）死区控制寄存器DBTCONA/BDBTimerEnable0=disable1=enable

DBTimerPrescaler预定标控制位

000=x/1 100=x/16 001=x/2101=x/32010=x/4110=x/32011=x/8111=x/32(x为高速外设时钟频率DBTimerPeriod7654201315141312108911DBT3DBT0DBT1DBT2reservedreservedreservedreservedEDBT3EDBT2EDBT1DBTPS2DBTPS1reservedreservedDBTPS05.1.3捕获单元与正交编码脉冲电路

用于捕获输入引脚上的跳变。EV有6个捕获单元，EVA对应CAP1、CAP2和CAP3；EVB对应CAP4、CAP5和CAP6。每个捕获单元都有相应的捕获输入引脚。

捕获单元功能模块(EVA)PWMCircuitsPWMCircuitsPWMCircuitsOutputLogicOutputLogicOutputLogicGPTimer1CompareGPTimer1GPTimer2CompareGPTimer2CompareUnit1CompareUnit2CompareUnit3CaptureUnits捕获单元MUXQEPCircuitOutputLogicOutputLogicEVControlRegisters/LogicResetPIETCLKINA/TDIRA/2ADCStartDataBus•CLKDIR••T1PWM_T1CMPT2PWM_T2CMPPWM1PWM2PWM3PWM4PWM5PWM6CAP1/QEP1CAP2/QEP2CAP3/QEPI1•正交编码电路1.捕获单元（1）捕获单元模块的基本结构EVB模块的捕获单元与EVA相似，仅寄存器名称不同EVA/B中的每个捕获单元均具有√

1个16位的捕获控制寄存器CAPCONA/B√

1个16位的捕获FIFO状态寄存器CAPFIFOA/B√

1个16位2级深的FIFO堆栈和1个施密特触发的捕获输入引脚CAPx（所有的输入引脚都由CPU时钟同步，为了捕获到输入跳变信号，输入的当前电平必须保持两个CPU时钟周期。）√输入引脚CAP1/2，CAP3/4也可用作QEP电路的输入引脚通用定时器1和2（EVA），通用定时器3和4（EVB）可选择作为捕获单元时基。√EVA模块的CAP1/2必须共用一个定时器（1或2），CAP3单独使用一个定时器（2或1）；√

EVB模块的CAP4/5必须共用一个定时器（3或4），CAP6单独使用一个定时器（4或3）。捕获单元功能框图(EVA)Canlatchon:risingedgefallingedgebothTTLSignalmin.validwidth:2CPUCLKlo2CPUCLKhiGPTimer1CounterT1CNT.15-0EdgeDetectCAP3TOADCCAP1,2,3MUXGPTimer2CounterT2CNT.15-0CAPCONA.10-9EnableCAPCONA.14-122-LevelDeepFIFO/3.CAPCONA.8EdgeSelectCAPCONA.7-2CAPCONA.15CAPRESETADCStart(CAP3)CAPFIFOA.13-8CAPxFIFOStatusRS边缘检测TICNT通用定时器1计数器T2CNT通用定时器2计数器（2)捕获单元的工作原理捕获单元被使能后，当输入引脚CAPx上有一个跳变（由CAPCONA/B指定是检测上升沿还是下降沿）时，就将所选通用定时器的当前计数值装入到相应的FIFO栈；同时，相应的中断标志被置位，如果该中断未被屏蔽，就产生一个外部中断请求。整个过程被称为发生了捕获事件。每发生一次捕获事件，新的计数值就将存入FIFO对列，CAPFIFO寄存器中相应的状态位可自动调整以反映FIFO对列的新状态。

用户可采用两种方法检测捕获事件，读取捕获事件发生时定时事情的计数值。★中断方式：捕获事件发生所产生的外部中断请求，使CPU进入中断服务程序，在中断服务程序中从相应捕获单元的FIFO栈内读取捕获到的计数值。★查询方式：通过查询中断标志位和FIFO栈的状态来确定是否发生了捕获事件。若已经发生了捕获事件，就可以从相应捕获单元的FIFO栈内读取捕获到的计数值。为了能使捕获单元能够正常工作，必须进行以下设置：

√初始化CAPFIFOx（x=A或B），清除相应的状态位；√设置所有的通用定时器的工作模式；√若需要，设置相关的定时器比较寄存器或周期寄存器；√设置捕获控制寄存器CAPCONx。捕获单元的操作由4个16位的控制寄存器（CAPCONA/B和CAPFIFOA/B）控制。由于捕获单元的时基由定时器提供，因此也将用到定时器控制寄存器（TxCON）。捕促单元控制寄存器CAPCONA/BCAPRESCAP12ENCAP3ENReserved

D15D14D13D12D11D10D9D8

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0R/W-0

R/W-0

D7D6D5D4D3D2D1D0CAP3TSELCAP12TSELCAP3TOADCCAP1EDGECAP2EDGECAP3EDGEReserved

R/W-0

R/W-0

R/W-0R/W-0捕获单元1和2使能位00禁止捕获单元，FIFO内容不变01使能捕获单元1和21x保留捕促单元FIFO状态寄存器CAPFIFOA/BReservedCAP3FIFOCAP2FIFOCAP1FIFOD15D14D13D12D11D10D9D8D7D0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0Reserved（3）捕获单元FIFO堆栈每个捕获单元都有一个专用的2级深度的FIFO堆栈，称为顶部栈和底部栈。顶部栈包括寄存器CAP1FIFO~CAP6FIFO,底部栈包括寄存器CAP1BOT~CAP6BOT所有FIFO堆栈的栈顶寄存器都是只读寄存器，存放着相应捕获单元捕获到的旧计数值，因此读取捕获单元FIFO堆栈时总是返回堆栈中最早的计数值。当位于FIFO栈顶寄存器中的旧值被读取时后，栈底寄存器中如果有新的计数值，那么栈底的计数值将被自动压入栈顶寄存器。第一次捕获：当捕获单元的输入引脚CAP1出现一次设定的跳变时，选定的通用定时器的计数值被记录下来。此时如果捕获堆栈是空的，这个计数值就被写入FIFO堆栈的栈顶寄存器CAP1FIFO

，同时CAPFIFOA寄存器中的状态位D9D8被置为01如果在下一次捕获操作前CPU对FIFO堆栈进行了读操作，CAPFIFOA寄存器中的状态位D9D8被复位为00第二次捕获：如果在上一次捕获的计数值被读取之前，又产生了另一次捕获事件，那么新捕获到的计数值被保存到栈底寄存器CAP1BOT

，同时CAPFIFOA寄存器中的状态位D9D8被置为10如果在下一次捕获操作前CPU对FIFO堆栈进行了读操作，那么栈顶寄存器CAP1FIFO

中的旧值被读取，且栈底寄存器CAP1BOT中的新值计数值被压入栈顶寄存器CAP1FIFO，同时CAPFIFOA寄存器中的状态位D9D8被复位为01第三次捕获：当FIFO堆栈中已经保存有两个计数值时，如果这是又发生了一个捕获事件，则位于栈顶寄存器CAP1FIFO

中最早的计数值将被弹出堆栈并被丢弃栈底寄存器CAP1BOT中的值将被压入到栈顶寄存器CAP1FIFO中新捕获的到计数值被压入栈底寄存器中，同时CAPFIFOA寄存器中的状态位D9D8被复位为11，以表明有一个或多个旧的捕获值已被丢弃。CAP1FIFOCAP1BOT16位FIFO堆栈ReservedCAP3FIFOCAP2FIFOCAP1FIFOD15D14D13D12D11D10D9D8D7D0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0ReservedFIFO状态寄存器CAPFIFOA当捕获单元的输入引脚CAP1出现一次设定的跳变时，选定的通用定时器的计数值被记录下来。1234H011234H如果在下一次捕获操作前CPU对FIFO堆栈进行了读操作，CAPFIFOA寄存器中的状态位D9D8被复位为00

。00002.正交编码脉冲（QEP）电路

▲

正交编码脉冲（QEP）是两个频率变化且正交的脉冲（相位差90度，即1/4个周期）。▲

每个EV模块都有一个QEP电路，如果QEP电路被使能，可以对CAP1/QEP1和CAP2/QEP2或CAP4/QEP3和CAP5/QEP4引脚上的正交编码脉冲进行解码和计数。▲

应用：QEP电路可用于连接一个光电编码器以获得旋转机器的位置和速率等信息。

光电编码器及其输出脉冲角度间隔空隙一对光电传感器，相位差为/4LED光源shaftrotationCh.ACh.BQuad