计算机显示器信号发生器设计

陕西理工学院毕业设计计算机显示器信号发生器设计[摘要]在维修节能型计算机彩色显示器时，若采用专用的计算机显示器信号发生器能避免因显示器的频繁开关而损坏主机显卡，操作需要时可直接开关显示器，无需考虑信号发生器的安全，大大方便维修操作。由7555时基IC构成的振荡器、触发器与用CD4060二进制串行计数器、74LS161二进制同步计数器等构成的分频电路能够组成满足上述要求的计算机显示器信号发生器。[关键词]显示器；7555时基IC；分频电路；信号发生器DesignofcomputermonitorsignalgeneratorAbstract:Repairingenergy-savingcolorcomputermonitorswithaspeciallydesignedsignalgeneratorcanavoidtheriskofdisplayadaptordamage,itallowstheswitchonandoffofthemonitorwheninneedwithoutworryingaboutthesafetyofthesignalgenerator,thusbringsaboutgreatconveniencetotherepairing.Suchasignalgeneratorcanberealizedwithafreeoscillatorof7555time-baseIC,FFof7555time-baseIC,andafrequencydivisioncircuitofaCD406014-stagebinaryserialcounteranda74LS1612-bitbinarysynchronouscounter.Keywords:monitor;7555time-baseIC;frequencydivisioncircuit;signalgenerator目录引言 维持时间的估算电容放电时，时间常数,起始值，终了值，转换值，代入RC过渡过程公式进行计算：(2.2)（3）电路振荡周期（2.3）频率（2.4）2.1.4用555定时器构成的单稳态触发器单稳态触发器具有的特点：①它是一个稳定状态和一个暂稳状态；②在外来触发脉冲的作用下，能够有稳定状态翻转到暂稳状态；③暂稳状态维持一段时间后，将自动返回到稳定状态，而暂稳态时间的长短，与触发脉冲无关，仅决定于电路本身的参数。这种电路在数字系统和装置中，一般用于定时、整形以及延时等[3-5,9]。用555定时器构成的单稳态触发器的电原理图如图2.4所示。R、C是定时元件；是输入触发信号，下降沿有效，加在555的②脚；是输出信号。图2.4用555定时器构成的单稳态触发器图2.4用555定时器构成的单稳态触发器图2.5555定时器构成的施密特触发器（1）输出脉冲宽度由工作原理分析知道，输出脉冲宽度是等于暂稳态时间的，也就是定时电容C的充电时间。有图示工作波形可知，代入RC电路过渡过程计算公式，可得（2.5）（2）恢复时间tre恢复时间，就是暂稳态结束后，定时电容C经饱和导通的晶体三极管TD放电的时间，一般取，即认为经过3~5倍时间常数电容就放电完毕。由于，而很小，所以tre极短。（3）最高工作频率若输入触发信号是周期为T的连续脉冲时为了保证单稳态触发器能够正常工作，应满足。即周期的最小值应为，即。因此，单稳态触发器的最高工作频率应为（2.6）2.1.5用555定时器构成的施密特触发器施密特触发器一个重要的特点，就是能够把各种各样的信号波形，整形为适合于数字电路需要的矩形脉冲，而且由于具有滞回特性，所以抗干扰能力很强。施密特触发器在脉冲产生和整形电路中应用广泛[3-5,9]。用555定时器构成的施密特触发器原理电路图如图2.5所示。将555电路的两个触发端②和⑥引脚连接在一起作为信号输入端，便构成了施密特触发器，如图2.4所示。施密特触发器的一个特性是，它的输入－输出特性曲线呈现一个矩形状，这个矩形的特性曲线称为施密特电路的回差特性曲线。这种回差特性是由于它的两个触发端所需要的触发电压的不同而形成的[5]。2.2CD4060和CD4040的简介图2.6CD4060引脚排列图2.7CD4040引脚排列CD4060是4000系列CMOS器件中的一种。它由一个振荡器部分和14逐位进位二进制计数级组成。它内部有两反相器外接两个电阻及一个电容就可组成振荡器，作为时钟发生器。输入时钟脉冲时(下降沿)，输出端输出计数脉冲。RESET（复位）输入供复位计数器至全零态。全部计数级是主控-受控触发器。引脚排列如图2.6图2.6CD4060引脚排列图2.7CD4040引脚排列图2.874LS161引脚排列CD4040是逐位进位二进制计数器，全部计数器级是主控-受控触发器。每个时钟输入脉冲的负转换时计数器状态前进一计数；RESET（复位）线高电平复位计数器至它的全零状态。施密特触发器作用输入脉冲线允许使上升和下降时间不受限制。全部输入和输出是缓冲。引脚排列如图2.7所示。图2.874LS161引脚排列4000系列CMOS器件的特点有：（1）电压范围宽，应该可以工作在3V~5V，输入阻抗高，驱动能力差外，跟74系列的功能基本没有区别；（2）输入时，1/2工作电压以下为0，1/2工作电压以上为1；（3）输出时，1=电源电压；0=0V；（4）驱动能力很差，在设计时最多只能带1个TTL负载；（5）如果加上拉电阻的话，至少要10k电阻；（6）CD4060的计数器可以到14级二进制串行计数/分频，而74系列却做不到这么高[8]。2.374LS161简介74LS161是集成4位二进制同步加法计数器。引脚排列如图2.8所示。其中CP是输入计数脉冲，也就是加到各个触发器的时钟信号段的时钟脉冲；是清零端；是置数控制端；EP和ET是两个计数器工作状态控制端；是并行输入数据端；CO是进位信号输出端；是计数器状态输出端。74LS161的功能如表2.1所示。表2.174LS161功能清零预置控制时钟预置数据输入输出/CR/LDEPETCPA3A2A1A0Q3Q2Q1Q00××××××××000010××d3d2d1d0d3d2d1d0110×××x××保持11×0×××××保持1111××××计数由表2.1可知，74LS161具有以下功能：（1）异步清零当=0时，计数器输出被直接清零，与其他输入端的状态无关。（2）同步并行预置数在=1条件下，当=0且有时钟脉冲CP的上升沿作用时，A3、A2、A1、A0输入端的数据d3、d2、d1、d0将分别被Q3、Q2、Q1、Q0所接收。（3）保持在==1条件下，当ET×EP=0，不管有无CP脉冲作用，计数器都将保持原有状态不变。需要说明的是，当EP=0，ET=1时，进位输出CO也保持不变；而当ET=0时，不管EP状态如何，进位输出CO=0。（4）计数当==EP=ET=1时，74161处于计数状态[5,8,9]。图2.9CD4066引脚图2.4模拟开关CD4066简介图2.9CD4066引脚图CD4066是一个四双向开关，用于传输或多工器模拟或数字信号。引脚如图2.9所示。在电视机、影碟机、电话机、各种电子仪器仪表等上应用相当广泛。引脚与CD4016兼容，但是表变现为一个非常低的导通电阻。此外，在整个完全输入信号范围内，导通电阻相对恒定。它由四个双向开关组成，每个有独立的控制信号。开关中的p和n沟道器件在控制信号的作用下同时开关。这种结构消除了开关晶体管阈值电压随输入信号的变化，因此在整个工作信号范围内导通阻抗比较低。与单通道开关相比，具有输入信号峰值电压范围等于电源电压以及在输入信号范围内导通阻抗信号比较稳定等优点[8]。3显示器信号发生器的各部分电路设计3.1可变8倍行频振荡电路设计由构成框图可知可变8倍行频振荡电路的功用是产生VGA、SVGA显示方式下252kHz、284kHz的方波。此信号经过脉宽处理后作为垂直亮线信号，经过分频后作为水平亮线信号，经8分频后作为行同步信号，经512或640分频后又作为场同步信号。此电路设计主要利用7555(IC1)及外围定时元件R2，R3，R5，C1，C2组成的无稳态多谐振荡器来作为8倍行频振荡电路的。要产生SVGA显示下284kHz的方波，则由（2.1）-（2.4）可知现选择R2=150，R3=6.2k，R5=2.4(3.1)则(3.1)同理可知，要产生VGA显示下252kHz的方波，则由（2.1）-（2.4）可得则(3.2)(a)SVGA方式(b)VGA方式图3.2可变8倍行频振荡器仿真波形图3.1可变8倍行频振荡器由（3.1）、（3.2）式可知，C2=43pF。即就选择C2=43pF。由于不存在340pF的电容，再加上7555芯片本身就有一定的电容，所本设计中选择C1=330pF的电容。经软件仿真、调试，各元器件的参数如图3.1中电路所示[14,15]。其中，C21、C10主要是起滤波(a)SVGA方式(b)VGA方式图3.2可变8倍行频振荡器仿真波形图3.1可变8倍行频振荡器由于两种方式只是频率不同其它的都相同，所以，下面所有的仿真波形均为VGA模式。图3.38倍分频电路3.28倍分频电路设计图3.38倍分频电路由于8倍分频电路的任务是将8倍行频方波分频成为行频矩形波，本设计中主要用芯CD4040(IC7)集成电路完成。电路设计如图3.3所示[8]。由2.2节的CD4040简介可知输出波形uo2是对输入波形uo1的8分频。仿真波形图如图3.4所示。3.3行同步信号产生电路设计3.3.1行同步信号相位调整电路此模块主要用7555(IC3)构成的单稳态触发器完成行同步脉冲与垂直亮线信号间的相位处理。使行同步脉冲信号与其在时间上接近的垂直亮线信号对齐，以便消除行逆程期间出现的垂直亮线信号。图3.48倍分频电路输出波形此电路的设计，主要利用7555的输出正脉冲宽度应为应为行同步脉冲的1/8左右，即图3.48倍分频电路输出波形由（2.5）式可得tw=1.1R9C现选择定C18=1500pF，则图3.6单稳态相位调整电路仿真波形图3.5单稳态相位调整电路现选定R9=2.2k的可变电阻，调整R9可改变IC3输出正脉冲的宽度，要使输出的脉冲为正极性的脉冲，所以此电路中必有二极管的单向导通电路，经软件仿真、调试，各元器件的参数如图3.5中电路所示，仿真波形如图3.6图3.6单稳态相位调整电路仿真波形图3.5单稳态相位调整电路3.3.2行同步信号产生电路由于行同步脉冲的产生电路是利用行频矩形波的下降沿触发单稳态触发器，即用行同步信号相位调整产生的脉冲下降沿来触发单稳态触发器，从而产生宽度符合要求的正极性行频脉冲。现选定行同步信号为正极性脉冲，脉宽约为5μs。选用7555(IC4)构成的单稳态触发器作为延时电路。由（2.5）式可得，tw=5uS=1.1R10C17，现选择R10则由于7555本身的电容所以选择C17=1300pF。此电路的设计也是只需要正脉冲，需二极管来实现。经软件仿真、调试，各元器件的参数如图3.7中电路所示。常态时，7555输出低电平，有触发信号输入时7555输出高电平，其延时时间由R10，C17决定。图3.8单稳态延时电路仿真波形图3.7单稳态延时电路实际上，软件仿真波形如图3.8所示。存在着一定的误差主要是因为芯片的参数离散性造成的。图3.8单稳态延时电路仿真波形图3.7单稳态延时电路3.4场同步信号处理电路设计图3.974LS161构成4或5倍分频器电路图3.11128倍分频电路显示器信号发生器有相当于VGA、SVGA两种显示方式的扫描频率。VGA方式时，行频为31.5kHz场频为61.5Hz；SVGA方式时，行频为35.5kHz，场频为55.47Hz。图3.974LS161构成4或5倍分频器电路图3.11128倍分频电路为此，在VGA方式时，取行、场频之比为；在SVGA方式时，取行、场频之比为。3.4.1512、640倍分频电路设计为了获得行，场频之比为512、640的关系，现用CD4060十四位二进制串行计数器(IC8)构成27(=128)倍分频器，用74LS161四位二进制同步计数器(IC6)构成4或5倍分频器；27倍分频器与4倍分频器串联，即可完成512倍的分频；27倍分频器与5倍分频器串联，即可完成640倍的分频[8]。用74LS161四位二进制同步计数器(IC6)构成4或5倍分频器电路如图3.9所示，仿真波形如图3.10图3.1074LS161构成4倍分频器电路仿真波形图3.12128倍分频电路仿真波形示。其中，K1b主要是控制SVGA图3.1074LS161构成4倍分频器电路仿真波形图3.12128倍分频电路仿真波形图3.138倍场频信号输出波形8倍场频信号输出后，经过0.01uF（C16）电容后输出波形如图3.13所示。图3.138倍场频信号输出波形图3.15场同步的脉宽调整电路波形分频电路输出的场频方波因宽度太宽不宜直接作为场同步信号。由CD4060⑥脚输出的场频方波经IC5B变换为脉冲宽度大约5μs的正极性脉冲，此即场同步信号。图3.15场同步的脉宽调整电路波形此电路的设计主要是利用由555构成的单稳态触发器来变换脉冲的宽度。其中，正脉宽tw=1.1R16C6=5uS现选择R16=18k.。则。现选择C6=0.022uF。经软件仿真、调试，各元器件的参数如图3.14中电路所示。软件仿真波形如图3.15所示。其中，C22的作用是滤波，C5是当脉冲的下降沿到来时产生一个负脉冲。由于仿真是分步进行的，所以此模块中的uov4就是128倍分频器的一个输出uov2。图3.14场同步的脉宽调整电路4图像信号产生电路图3.14场同步的脉宽调整电路图像为“井”字格图形,这就要求图像信号中包含垂直亮线信号(8倍行频脉冲)及水平亮线信号(8倍场频脉冲)。4.1垂直亮线信号形成电路图3.178倍行频变换为负脉冲的电路仿真波形图3.168倍行频脉冲变换为负脉冲的电路垂直亮线信号由IC1（可变8倍行频振荡电路）输出的8倍行频脉冲经IC2（变换负脉冲电路）变换为负脉冲而成；垂直亮线总数为8，为避免在回扫期出现垂直亮线，可借助R9调节行同步信号相位，某一行同步脉冲信号与其在时间上接近的垂直亮线信号对齐，再利用非门IC10C，模拟开关IC9C使行同步脉冲总是关掉这一垂直亮线信号，实现垂直亮线的行逆程消隐；同理，利用IC10A，IC9A实现垂直亮线的场逆程消隐。8倍行频脉冲变换为负脉冲的电路设计如图3.16所示，利用7555电路的直接反馈来实现。电路仿真波形如图3.17所示。图3.178倍行频变换为负脉冲的电路仿真波形图3.168倍行频脉冲变换为负脉冲的电路4.2水平亮线信号形成电路水平亮线信号直接由IC8⑦脚输出的8倍场频脉冲经IC5A变换为负脉冲而成。变换负脉冲电路主要是用555（IC5A）电路构成的直接反馈电路来实现的。电阻R17直接接在输入和输出两端。要输出8倍场频脉冲，即f8v=61.5×8=492Hz则T8v=1/f8v=1/492=2mS由于此电路是用来变换负脉冲，现选择简化的无稳态工作模式。C19的充电电阻与放电电阻均为R17。若令充电时间为t1，放电时间为t2[3,14,15]则t1=0.693R17C19t2=0.693R17C所以T=t1+t2=1.386R17C19=16.3mS此处R17的取值不应小于10k。如果取值过小，那么就会因为充放电电流过大，就会使输出电压下降过多，重负载时尤其如此。所以现选R17=15k。则图3.198倍场频脉冲变换负脉冲的电路仿真波形图3.188倍场频脉冲变换负脉冲的电路现选择C19=1500pF。经过软件仿真、调试，可知各元器件的参数如图3.18中电路所示，其中，C4、C22起到滤波的作用，放在不同的位置滤波效果不同；R18的作用就是使输入正脉冲宽度电压uov2降低。经过0.01uF的电容后，输入信号在上升沿时uov3处变为正脉冲，下降沿时uov3处变为负正脉冲；经过555以后，所有的正脉冲都变为了负脉冲，从而实现了设计要求。软件图3.198倍场频脉冲变换负脉冲的电路仿真波形图3.188倍场频脉冲变换负脉冲的电路4.3图像信号的输出电路为了消除回扫期的亮线，现选模拟开关CD4066和与非门来实现。把行同步信号，场同步信号经过消隐后，再把8倍行频负脉冲与8倍场频负脉冲经过与非门即后，就实现了垂直亮线与水平亮线的叠加，这就是所设计的图像信号。经过NPN型三极管射极输出器进行阻抗变换后作为图像信号输出。电路设计如图4.20所示。由于输出的为图像信号，并且频率相差很大，所以总的仿真结果没有给出。最后，把各部分电路组合起来，就得到了计算机显示器信号源的总电路图。总电路图如附录A所示。图4.20图像信号输出电路5系统的调试及检测图4.20图像信号输出电路系统调试采用模块化调试和整体组合调试相结合的方法来进行。经过模块化的软件仿真、硬件系统调试和组装测试，最终实现了可变8倍行频振荡电路功能、8倍分频电路功能、行同步信号电路功能、场同步信号处理电路功能、垂直亮线信号形成功能、水平亮线信号形成和图像信号的输出等功能。5.1系统调试步骤本系统所说的调试是指在实验室里，对已知的标准量进行测试和比较，以验证电路设计的是否正确和合理。对本电路来说，所需的器件表如表5.1所示，硬件连接电路如附录C所示。表5.1器件表电阻规格型号5107503k15k18k33k82k数量1122111电容规格型号20P22P43P56P150P160P470P510P数量11111111规格型号750P1500P0.022u0.047u0.1u100u220u数量122112集成电路规格型号7555CD4040CD4060CD4066LS161LS00NE556数量4111111晶体管规格型号1N41482SC1815数量32调试工作分以下四步进行：（1）系统调试前的准备在搭接硬件之前，首先在仿真软件中对8倍行频振荡电路、8倍分频电路、行同步信号电路、场同步信号处理电路、垂直亮线信号形成电路、水平亮线信号形成电路和图像信号的输出进行了分部仿真和整体联调仿真。整个过程的仿真都需要在PROTEL99SE软件中实现。附图A所示电路完全通过了软件仿真。（2）对整个硬件电路的调试在电路的硬件部分制作出来后，先对其各模块进行详细地检测及测试，查看制作过程中是否存在短路，断路等情况，查看每个芯片是否能够正常工作等。（3）对每个模块的调试①先看可变8倍行频振荡电路输出的是不是方波(VGA时，输出频率应为252kHz；SVGA时，输出频率应为284kHz)，如果是就进行②操作，不是就继续检测本部分电路；②检测8倍分频电路是否对①中的方波进行8分频(即所产生的频率为第一种的方波的1/8)，如果进行了8分频并且输出波形稳定也为方波就进行③的调试，否则继续调试此电路；③对行同步信号相位调整电路的检测，检测在时间上行同步脉冲信号与垂直亮线信号是否对齐；④把相位调整电路输出给由7555构成的单稳态触发器作为延时电路，如果输出满足设计中要求的行频信号(VGA时，行频为31.5kHz；SVGA时，行频为35.5kHz)，就进行⑤的调试，否则对以上电路进行再检测；⑤行频信号满足要求后，为了达到行场的同步把行频信号进行分频，先检测由74LS161构成的4或5倍分频，是否起到了分频作用，如果正常再检测由CD4060构成的27(即128)分频是否正常工作，如果正常工作了就进行⑥的调试；⑥检测经过IC5B变换为脉冲宽度大约为5us的正极性脉冲，此即场同步信号，看是否符合要求，如果正常了就进行⑦的调试；⑦检测8倍场频脉冲是否符合要求，如果符合要求了再检测经过IC5A后是否变换为了负脉冲；⑧以上都满足了，在检测与非门及输出是否正常运行，最后把15针D-Sub输入接口接上插到显示器进行检测。（4）系统联调：在上面三步完成后，我们就必须将整个电路进行系统联调，检验电路能否正常运行，测试电路各项性能指标，看是否能够达到预期的要求，必要时，还要不断地修改和完善电路（比如：滤波效果不好，电路不稳定等等），直到系统能够实现预期的功能，能够投入使用。5.2系统调试结果计算机显示器信号发生器的调试过程是一个不断完善的过程，经过多次修改补充，最终实现了显示器上输出图形为“井”格形式，并且有两种显示模式。完成了本设计的要求。经系统调试后的电路图如附录B所示。6结束语和展望本计算机显示器信号发生器的设计已经通过了软件仿真和硬件调试，并且实现了各项指标要求。为显示器的维修带来了很大的方便，而且价格低廉，体积小，方便携带，还能避免因显示器的频繁开关而损坏主机显卡等功能。然而，在硬件制作的过程中7555芯片全部用NE555来代替的，所以输出波形不太稳定，再加本人所学知识的有限性，所以电路也存在一些缺陷，还有待完善。如果能用单片机来实现会更加的简单、使用，性能也会比较稳定。致谢在本设计的写作和制作过程中，我的指导教师宋卫星倾注了大量的心血，从选题到开题报告，从写作提纲，到一遍又一遍地指出每稿中的具体问题，严格把关，循循善诱。为了指导我的毕业设计，他放弃了自己的休息时间；为了帮我调试电路，他忘记了下班时间；甚至为了帮我找一个电阻或电容而放弃手中的其他工作他的这种无私奉献的敬业精神令人钦佩，在此我向他表示我诚挚的谢意。同时，感谢所有任课老师和所有同学在这四年来给自己的指导和帮助，是他们教会了我专业知识，教会了我如何学习，教会了我如何做人。正是由于他们，我才能在各方面取得显著的进步，在此向他们表示我由衷的谢意，并祝所有的老师培养出越来越多的优秀人才，桃李满天下！回首既往，自己一生最宝贵的时光能于这样的校园之中，能在众多学富五车、才华横溢的老师们的熏陶下度过，实是荣幸之极。在这四年的时间里，我在学习上和思想上都受益非浅，这除了自身的努力外，与各位老师、同学和朋友的