第8章有限状态机设计技术

第8章有限状态机设计技术

时序电路的特点与组成时序电路中任一时刻的输出，不仅取决于当时的输入，还取决于电路原来的状态，即与过去的输入情况有关。存储电路组合逻辑电路…………x1xnz1zmq1qjy1yk同步时序逻辑电路所有触发器的状态变化都是在同一时钟信号作用下同时发生的。8.1Verilog状态机的一般形式8.1.1状态机的特点与优势

（1）高效的顺序控制模型。（2）容易利用现成的EDA工具进行优化设计。（3）系统性能稳定。（4）设计实现效率高。（5）高速性能。（6）高可靠性能。8.1Verilog状态机的一般形式8.1.2状态机的一般结构

1.说明部分

8.1Verilog状态机的一般形式8.1.2状态机的一般结构

2.主控时序过程

3.主控组合过程8.1Verilog状态机的一般形式8.1.2状态机的一般结构

4.辅助过程接下页8.1Verilog状态机的一般形式接上页8.1Verilog状态机的一般形式8.1.2状态机的一般结构

4.辅助过程8.1Verilog状态机的一般形式8.1.3初始控制与表述

8.2Moore型状态机及其设计Moore机模型:状态寄存器次态逻辑输出逻辑输出输入时钟Mealy机模型：状态寄存器次态逻辑输出逻辑输出输入时钟这里就是Moore状态机和Mealy的不同所在,Mealy机模型的输出与输入有关。Mealy:输出状态不仅与存储电路的状态Q有关，而且与外部输入X也有关。Moore:输出状态仅与存储电路的状态Q有关，而与输入X无直接关系。或者没有单独的输出。8.2Moore型状态机及其设计

8.2.1多过程结构型状态机

8.2Moore型状态机及其设计

8.2.1多过程结构型状态机

8.2Moore型状态机及其设计

8.2.1多过程结构型状态机

8.2Moore型状态机及其设计

8.2.1多过程结构型状态机

接下页8.2Moore型状态机及其设计

8.2.1多过程结构型状态机

接上页8.2Moore型状态机及其设计

8.2.1多过程结构型状态机

8.2Moore型状态机及其设计

8.2.1多过程结构型状态机

8.2.2序列检测器及其状态机设计

8.2Moore型状态机及其设计

8.2.2序列检测器及其状态机设计

8.3Mealy型状态机设计接下页8.3Mealy型状态机设计接上页8.3Mealy型状态机设计8.3Mealy型状态机设计接下页8.3Mealy型状态机设计接上页8.3Mealy型状态机设计8.3Mealy型状态机设计8.3Mealy型状态机设计8.3Mealy型状态机设计8.4SystemVerilog的枚举类型应用

8.5状态机图形编辑设计8.5状态机图形编辑设计8.5状态机图形编辑设计8.5状态机图形编辑设计8.5状态机图形编辑设计8.5状态机图形编辑设计8.5状态机图形编辑设计8.5状态机图形编辑设计8.6不同编码类型状态机

8.6.1直接输出型编码

8.6不同编码类型状态机

8.6.1直接输出型编码

8.6不同编码类型状态机

8.6.1直接输出型编码

接下页8.6不同编码类型状态机

8.6.1直接输出型编码

接上页8.6不同编码类型状态机

8.6.1直接输出型编码

8.6不同编码类型状态机

8.6.2用宏定义语句定义状态编码

接下页8.6不同编码类型状态机

8.6.2用宏定义语句定义状态编码

接上页8.6不同编码类型状态机

8.6.2用宏定义语句定义状态编码

8.6不同编码类型状态机

8.6.3宏定义命令语句

8.6不同编码类型状态机

8.6.4顺序编码

8.6不同编码类型状态机

8.6.5一位热码编码

8.6.6状态编码设置

1.用户自定义方式8.6不同编码类型状态机

2.用属性定义语句设置8.6不同编码类型状态机

2.用属性定义语句设置8.6不同编码类型状态机

3.直接设置方法

8.7安全状态机设计8.7安全状态机设计8.7.1状态导引法

8.7安全状态机设计8.7.2状态编码监测法

8.7.3借助EDA工具自动生成安全状态机

8.8硬件数字技术排除毛刺

8.8.1延时方式去毛刺

8.8硬件数字技术排除毛刺

8.8.1延时方式去毛刺

8.8硬件数字技术排除毛刺

8.8.2逻辑方式去毛刺

8.8硬件数字技术排除毛刺

8.8.2逻辑方式去毛刺

8.8硬件数字技术排除毛刺

8.8.3定时方式去毛刺

8.8硬件数字技术排除毛刺

8.8.3定时方式去毛刺

参考书[1]MichaelD.Ciletti,VerilogHDL高级数字设计,电子工业出版社,2010AdvancedDigitalDesignwithVerilogHDL.(第4、5章)[2]VerilogHDL数字设计与综合,夏宇闻等译,电子工业出版社,2004[3]数字集成系统的结构化设计与高层次综合,清华大学出版社,2000习题实验与设计

8-1序列检测器设计8-2ADC采样控制电路设计

实验与设计

8-3数据采集模块设计

实验与设计

8-4五功能智能逻辑笔设计实验与设计

8-5比较器加DAC器件实现ADC转换功能电路设计

实验与设计

8-6通用异步收发器UART设计实验与设计

8-6通用异步收发器UART设计实验与设计

8-7点阵型与字符型液晶显示器驱动控制电路