第6章门电路与逻辑组合

6.1数字电路概述第六章门电路与逻辑组合6.4组合逻辑电路6.2逻辑门电路6.3TTL门电路第六章门电路与逻辑组合6.1数字电路概述模拟信号：随时间连续变化的信号模拟信号数字信号电子电路中的信号1.模拟信号正弦波信号t处理模拟信号的电路称为模拟电路。如放大电路，注重研究的是输入和输出信号间的大小及相位关系。2.脉冲信号

是一种跃变信号，并且持续时间短暂。矩形波t处理数字信号的电路称为数字电路，它注重研究的是输入、输出信号之间的逻辑关系。在数字电路中，晶体管一般工作在截止区和饱和区，起开关的作用。脉冲幅度A脉冲上升沿tr

脉冲周期T脉冲下降沿tf

脉冲宽度tp

脉冲信号的部分参数：A0.9A0.5A0.1AtptrtfT实际的矩形波脉冲信号正脉冲：脉冲跃变后的值比初始值高负脉冲：脉冲跃变后的值比初始值低如：0+3V0-3V正脉冲0+3V0-3V负脉冲信号的幅度只取两个极限值状态（高或低电位），不要求区分幅度的细微差异，使得信号的分辨比较容易，电路抗干扰能较强，准确性高。R3.晶体管的开关作用(1).二极管的开关特性导通截止相当于开关断开相当于开关闭合S3V0VSRRD3V0V(2).三极管的开关特性饱和截止3V0VuO0相当于开关断开相当于开关闭合uOUCC+UCCuiRBRCuOTuO+UCCRCECuO+UCCRCEC3V0V6.2逻辑门电路

逻辑门电路是数字电路中最基本的逻辑元件。

所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。

基本逻辑关系为“与”、“或”、“非”三种。

下面通过例子说明逻辑电路的概念及“与”、“或”、“非”的意义。1.基本逻辑关系220V+-设：开关断开、灯不亮用逻辑“0”表示，开关闭合、灯亮用逻辑“1”表示。逻辑表达式：

Y=A•B(1).“与”逻辑关系

“与”逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。000101110100ABYBYA状态表BY220VA+-(2).“或”逻辑关系

“或”逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。逻辑表达式：

Y=A+B状态表000111110110ABY(3).“非”逻辑关系

“非”逻辑关系是否定或相反的意思。逻辑表达式：Y=A状态表101AY0Y220VA+-R2.基本逻辑门电路

门电路是用以实现逻辑关系的电子电路，与前面所讲过的基本逻辑关系相对应。

门电路主要有：与门、或门、非门、与非门、或非门、异或门等。门电路的概念

电平的高低一般用“1”和“0”两种状态区别，若规定高电平为“1”，低电平为“0”则称为正逻辑。反之则称为负逻辑。若无特殊说明，均采用正逻辑。100VUCC高电平低电平(1)“与”门电路

①.电路②.工作原理输入A、B、C全为高电平“1”，输出Y为“1”。输入A、B、C不全为“1”，输出Y为“0”。0V0V0V0V0V3V+U5VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC“与”门逻辑状态表0V3V(1)“与”门电路③.逻辑关系：“与”逻辑即：有“0”出“0”，

全“1”出“1”Y=ABC逻辑表达式：

逻辑符号：&ABYC00000010101011001000011001001111ABYC“与”门逻辑状态表F=AB逻辑与（逻辑乘）的运算规则为：与门的输入端可以有多个。下图为一个三输入与门电路的输入信号A、B、C和输出信号F的波形图。(2)“或”门电路

①.电路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC“或”门逻辑状态表3V3V-U-5VRDADCABYDBC②.工作原理输入A、B、C全为低电平“0”，输出Y为“0”。输入A、B、C有一个为“1”，输出Y为“1”。(2)“或”门电路③.逻辑关系：“或”逻辑即：有“1”出“1”，

全“0”出“0”Y=A+B+C逻辑表达式：逻辑符号：ABYC>100000011101111011001011101011111ABYC“或”门逻辑状态表F=A+B逻辑或（逻辑加）的运算规则为：或门的输入端也可以有多个。下图为一个三输入或门电路的输入信号A、B、C和输出信号F的波形图。(4)“非”门电路+VCC-VBBARKRBRCYT10截止饱和逻辑表达式：Y=A“0”10“1”

①.电路“0”“1”AY“非”门逻辑状态表逻辑符号1AY当A为0时，晶体管截止，输出端Y为1(其电位近似等于VCC)。“与非”门电路有“0”出“1”，全“1”出“0”“与”门&ABCY&ABC“与非”门00010011101111011001011101011110ABYC“与非”门逻辑状态表Y=ABC逻辑表达式：1Y“非”门“或非”门电路有“1”出“0”，全“0”出“1”1Y“非”门00010010101011001000011001001110ABYC“或非”门逻辑状态表“或”门ABC>1“或非”门YABC>1Y=A+B+C逻辑表达式：例：根据输入波形画出输出波形ABY1有“0”出“0”，全“1”出“1”有“1”出“1”，全“0”出“0”&ABY1>1ABY2Y26.3TTL门电路(三极管—三极管逻辑门电路)

TTL门电路是双极型集成电路，与分立元件相比，具有速度快、可靠性高和微型化等优点，目前分立元件电路已被集成电路替代。下面介绍集成“与非”门电路的工作原理、特性和参数。Transistor-TransistorLogic有“0”出“1”，全“1”出“0”输入级中间级输出级一.TTL“与非”门电路1.电路T5Y

R3R5AB

CR4R2R1T3T4T2+5VT1多发射极三极管T5Y

R3R5AB

CR4R2R1T3T4T2+5VT1“1”(3.6V)(1)输入全为高电平“1”(3.6V)时2.工作原理电源经R1和T1的集电结向T2注入基极电流，T2的发射极又为T5提供了电流，使T5导通。T1基极电位为三个PN结正向压降之和。T5Y

R3R5AB

CR4R2R1T3T4T2+5VT1“1”(3.6V)(1)输入全为高电平“1”(3.6V)时2.工作原理2.1V发射结反偏T5Y

R3R5AB

CR4R2R1T3T4T2+5VT1“1”(3.6V)(1)输入全为高电平“1”(3.6V)时2.工作原理2.1V发射结反偏1V合理选择R1和R2就可以使T2导通时处于饱和状态。T5Y

R3R5AB

CR4R2R1T3T4T2+5VT1“1”(3.6V)(1)输入全为高电平“1”(3.6V)时2.工作原理2.1V发射结反偏截止1VVC2使T3导通，其T4基极电位为：T5Y

R3R5AB

CR4R2R1T3T4T2+5VT1“1”(3.6V)(1)输入全为高电平“1”(3.6V)时2.工作原理2.1V发射结反偏截止“0”(0.3V)1VT4截止，T5的集电极电流等于0。而T5有基极注入电流，所以T5处于饱和状态。输出端为低电平，即输入全高“1”,输出为低“0”T5YR3R5AB

CR4R2R1T3T4T2+5VT12.工作原理1V(2)输入端有任一低电平“0”(0.3V)(0.3V)“1”“0”5VT1发射结因正向偏置而导通。电源经R1为T1提供基极电流。T1处于饱和状态。小于上述使T2、T5饱和导通所需电位值（2.1V），

T2、T5截止。因IB3很小，忽略R2上的压降,T2集电极电位接近电源电压，使T3和T4导通。T5YR3R5AB

CR4R2R1T3T4T2+5VT11V(2)输入端有任一低电平“0”(0.3V)(0.3V)“1”“0”VY5-0.7-0.7

=3.6V5V输出端电平为：因IB3很小，忽略R2上的压降，得：有“0”出“1”全“1”出“0”“与非”逻辑关系00010011101111011001011101011110ABYC“与非”门逻辑状态表Y=ABC逻辑表达式：

Y&ABC“与非”门(1)电压传输特性：输出电压UO与输入电压Ui的关系。CDE3.TTL“与非”门特性及参数电压传输特性曲线测试电路01231234Ui/VUO/V&+5VUiUoVVABCDE电压传输特性曲线01231234Ui/VUO/VAB随着Ui逐渐增大，Uo的变化过程分成四个阶段。（1）截止区（AB段）

T1深度饱和，T2、T5截止，T3、T4导通，电路输出高电平UOH=3.6V

（2）线性区（BC段）

T2开始导通处于放大状态，而T5仍然截止，UO基本上随着Ui的增加而减小。CDE电压传输特性曲线01231234Ui/VUO/VAB（3）转折区（CD段）T3、T4趋于截止；T2、T5迅速进入饱和状态，输出电压UO快速下降。

（4）线性区（DE段）

即使Ui进一步增大，也只能加深T5的饱和程度，UO基本不变。UOL=0.3V。

转折区对应的输入电压(阈值电压)可认为是输出管T5截止与导通的分界线。（2）平均传输延迟时间tpd50%50%tpd1tpd2输入脉冲上升沿50%到输出脉冲下降沿50%处的时间称为导通延迟时间；反之为截止延迟时间。TTL的tpd约在10ns~40ns，此值愈小愈好。输入波形ui输出波形uO表示门电路的转换速度。二.三态输出“与非”门当控制端为高电平“1”时，实现正常的“与非”逻辑关系Y=A•B“1”控制端DE1.电路T5Y

R3R5AB

R4R2R1T3T4T2+5VT1截止输出端状态：高电平、低电平、高阻状态。结构上只比普通TTL与非门上多一个二极管D二.三态输出“与非”门“0”控制端DET5Y

R3R5AB

R4R2R1T3T4T2+5VT11.电路导通1V1V截止截止当控制端为低电平“0”时，输出Y处于开路状态，也称为高阻状态。当E为低电平0时，VB1≈1V，使T2、T5截止；由于二极管D的存在，使VC2≈1V，使T4截止，所以输出端处于高阻抗状态。&YEBA逻辑符号0

高阻0

0

1

1

0

1

11

1

0

111

1

10表示任意态二.三态输出“与非”门三态输出“与非”状态表ABEY输出高阻功能表三态门应用：可实现用一条总线分时传送几个不同的数据或控制信号。“1”“0”“0”如图所示：总线&A1B1E1&A2B2E2&A3B3E3A1

B16.4组合逻辑电路

逻辑代数（又称布尔代数），它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，但变量的取值只有“0”，“1”两种，分别称为逻辑“0”和逻辑“1”。这里“0”和“1”并不表示数量的大小，而是表示两种相互对立的逻辑状态。

逻辑代数所表示的是逻辑关系，而不是数量关系。这是它与普通代数的本质区别。6.4.1逻辑代数及应用一、逻辑代数的公式和定理（2）基本运算（1）常量之间的关系分别令A=0及A=1代入公式，可证明它们的正确性。（3）基本定理利用真值表很容易证明这些公式的正确性。如证明A·B=B·A：普通代数不适用！(A+B)(A+C)=AA+AB+AC+BC分配律A(B+C)=AB+AC=A+AB+AC+BCAA=A=A(1+B+C)+BC分配律A(B+C)=AB+AC=A+BCA+1=1证明分配律：A+BC=(A+B)(A+C)证明：110011111100反演律列状态表证明：AB00011011111001000000吸收律(1)A+AB=A(2)A(A+B)=A对偶式（3）（4）（5）（6）对偶关系：

将某逻辑表达式中的“与”(•)换成“或”(+)，“或”(+)换成“与”(•)，得到一个新的逻辑表达式，即为原逻辑式的对偶式。若原逻辑恒等式成立，则其对偶式也成立。分配律A+BC=(A+B)(A+C)A+A=1A·1=A二.逻辑函数的表示方法表示方法逻辑式逻辑状态表逻辑图卡诺图下面举例说明这四种表示方法。例：有一T形走廊，在相会处有一路灯，在进入走廊的A、B、C三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设A、B、C代表三个开关（输入变量）；Y代表灯（输出变量）。1.列逻辑状态表设：开关闭合其状态为“1”，断开为“0”灯亮状态为“1”，灯灭为“0”用输入、输出变量的逻辑状态（“1”或“0”）以表格形式来表示逻辑函数。三输入变量有八种组合状态n输入变量有2n种组合状态

0000

A

B

C

Y0011010101101001101011001111

2.逻辑式取Y=“1”(或Y=“0”)列逻辑式取Y=“1”

用“与”“或”“非”等运算来表达逻辑函数的表达式。(1)由逻辑状态表写出逻辑式对应于Y=1，若输入变量为“1”，则取输入变量本身(如A)；若输入变量为“0”则取其反变量(如A)。一种组合中，输入变量之间是“与”关系，

0000

A

B

C

Y0011010101101001101011001111各组合之间是“或”关系反之，也可由逻辑式列出状态表。

0000

A

B

C

Y00110101011010011010110011113.逻辑图YCBA&&&&&&&>1CBA

由表示逻辑运算的逻辑符号所构成的图形。三.逻辑函数的化简

由逻辑状态表直接写出的逻辑式及由此画出的逻辑图，一般比较复杂；若经过简化，则可使用较少的逻辑门实现同样的逻辑功能。从而可节省器件，降低成本，提高电路工作的可靠性。利用逻辑代数变换，可用不同的门电路实现相同的逻辑功能。化简方法公式法卡诺图法1.用“与非”门构成基本门电路(2)应用“与非”门构成“或”门电路(1)应用“与非”门构成“与”门电路AY&B&BAY&&&由逻辑代数运算法则：由逻辑代数运算法则：&YA(3)应用“与非”门构成“非”门电路(4)用“与非”门构成“或非”门YBA&&&&由逻辑代数运算法则：2.应用逻辑代数运算法则化简逻辑表达式越简单，响应的逻辑图越简单，因此为了设计的逻辑电路使用元件少、线路合理、工件可靠，必须对逻辑函数进行简化，以求得到最简化的逻辑表达式。应用逻辑代数的基本运算法则和定理，可以对任何一个逻辑函数进行化简，化简的过程就是消去函数表达式中多余字母和多余项的过程。例1：化简（1）并项法利用公式,将两项合并为一项例2：化简（2）配项法利用公式以便消去更多的项例3：化简（3）加项法（4）吸收法吸收例4：化简化简吸收律配项结合律

3.应用卡诺图化简卡诺图:是与变量的最小项对应的按一定规则排列的方格图，每一小方格填入一个最小项。（1）最小项：指所有输入变量各种组合的乘积项（与项），这里的输入变量包括原变量和反变量。例如，对于两个变量A、B来说，最小项有对于n个输入变量有2n个最小项。任何一个逻辑函数，都可以用若干个最小项的逻辑或来表示，这个表达式是唯一的。（2）卡诺图的构成卡诺图是在逻辑状态表的基础上，把输入变量的各种组合及对应的输出值按一定规则画出的阵列图。构图规则如下：

1.卡诺图是方格图，图中每个小方块仅与一个确定的最小项相对应。n个变量的卡诺图，小方块总数等于最小项总数，也为2n个。2.任何“相邻”小方块对应的最小项，其变量组合只允许有一个变量的取值不同。(2)卡诺图BA0101两变量BCA0010011110三变量AB00011110CD00011110四变量逻辑函数在卡诺图上的表示（a)根据状态表画出卡诺图如:ABC00100111101111将输出变量为“1”的填入对应的小方格,为“0”的可不填。

0000

A

B

C

Y0011010101101001101011001111（b）根据逻辑式画出卡诺图ABC00100111101111将逻辑式中的最小项分别用“1”填入对应的小方格如:注意：如果逻辑式不是由最小项构成，一般应先化为最小项。(3)应用卡诺图化简逻辑函数例6.用卡诺图表示并化简。解：BC11A001001111011(a)将取值为“1”的相邻小方格圈成圈，步骤1.卡诺图2.合并最小项(画圈)3.写出最简“与或”逻辑式(b)所圈取值为“1”的相邻小方格的个数应为2n，(n=0,1,2…)(3)应用卡诺图化简逻辑函数ABC00100111101111解：三个圈最小项分别为：合并最小项写出简化逻辑式卡诺图化简法：保留一个圈内最小项的相同变量，而消去相反变量。每个“圈”至少要包含一个未被圈过的最小项。00ABC100111101111解：写出简化逻辑式多余AB00011110CD000111101111相邻例6.应用卡诺图化简逻辑函数(1)(2)写出简化逻辑式AB00011110000111101111111CD例应用卡诺图化简逻辑函数解：写出简化逻辑式AB00011110CD000111101例7.应用卡诺图化简逻辑函数111111111含A均填“1”注意：1.圈的个数应最少2.每个“圈”要最大3.每个“圈”至少要包含一个未被圈过的最小项。6.4.2组合逻辑电路的分析与综合

组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。组合逻辑电路框图X1XnX2Y2Y1Yn......组合逻辑电路输入输出1.组合逻辑电路的分析(1)由逻辑图写出输出端的逻辑表达式(2)用逻辑代数或卡诺图对逻辑代数进行化简(3)列逻辑状态表(4)分析逻辑功能已知逻辑电路确定逻辑功能分析步骤：例1：分析下图的逻辑功能

(1)写出逻辑表达式Y=Y2Y3=AABBAB...AB..AB.A..ABBY1.AB&&&&YY3Y2..(2)应用逻辑代数化简Y=AABBAB...=AAB+BAB..=AB+AB反演律=A(A+B)+B(A+B)..反演律=AAB+BAB..

(3)列逻辑状态表ABY001100111001Y=AB+AB=AB逻辑式

(4)分析逻辑功能输入相同输出为“0”，输入相异输出为“1”，称为“异或”逻辑关系。这种电路称“异或”门。

=1ABY逻辑符号(1)写出逻辑式例2：分析下图的逻辑功能.A

B.Y=ABAB

.A•B&&11.BAY&A

B

=AB+AB(2)列逻辑状态表Y=AB+AB(3)分析逻辑功能

输入相同输出为“1”,输入相异输出为“0”,称为“同或门”,可用于判断各输入端的状态是否相同。=AB逻辑式

=1ABY逻辑符号=ABABY001100100111例3：分析下图的逻辑功能Y&&1.BA&C101AA写出逻辑式：=AC+BCY=AC•BC设：C=1封锁打开选通A信号BY&&1.BA&C011设：C=0封锁选通B信号打开例3：分析下图的逻辑功能B写出逻辑式：=AC+BCY=AC•BC2组合逻辑电路的设计根据逻辑功能要求逻辑电路设计(1)由逻辑要求，列出逻辑状态表(2)由逻辑状态表写出逻辑表达式(3)

简化和变换逻辑表达式(4)画出逻辑图设计步骤如下：例1：设计一个三变量奇偶检验器。要求:当输入变量A、B、C中有奇数个同时为“1”时，输出为“1”，否则为“0”。用“与非”门实现。

(1)列逻辑状态表

(2)写出逻辑表达式取Y=“1”(或Y=“0”)列逻辑式取Y=“1”0000

A

B

C

Y0011010101101001101011001111对应于Y=1，若输入变量为“1”，则取输入变量本身(如A)；若输入变量为“0”则取其反变量(如A)。(3)用“与非”门构成逻辑电路在一种组合中，各输入变量之间是“与”关系各组合之间是“或”关系ABC00100111101111由卡图诺可知，该函数不可化简。0000

A

B

C

Y0011010101101001101011001111(4)逻辑图YCBA01100111110&&&&&&&&1010例2:某工厂有A、B、C三个车间和一个自备电站，站内有两台发电机G1和G2。G1的容量是G2的两倍。如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和G2均需运行。试画出控制G1和G2运行的逻辑图。

设：A、B、C分别表示三个车间的开工状态：

开工为“1”，不开工为“0”；

G1和G2运行为“1”，不运行为“0”。(1)根据逻辑要求列状态表

首先假设逻辑变量、逻辑函数取“0”、“1”的含义。

逻辑要求：如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和G2均需运行。开工“1”不开工“0”运行“1”不运行“0”(1)根据逻辑要求列状态表0111001010001101101001010011100110111000ABC

G1G210100101001110011011100001110010ABC

G1

G210001101(2)由状态表写出逻辑式ABC00100111101111或由卡图诺可得相同结果(3)化简逻辑式可得：(4)用“与非”门构成逻辑电路

由逻辑表达式画出卡诺图，由卡图诺可知，该函数不可化简。ABC00100111101111(5)画出逻辑图ABCABC&&&&&&&&&G1G2

设计一个三人（A、B、C）进行表决使用的电路，当多人赞成（输入为1）时，表决结果（F）有效（输出为1）。0000

A

B

C

F0010010001111000101111011111ABC00100111101111（1）列逻辑状态表（2）写出逻辑表达式（3）用卡诺图化简，得逻辑函数&&&&ABCFAB000111100001111011111CD一.加法器1.二进制十进制：0~9十个数码，“逢十进一”。

在数字电路中，常用的组合电路有加法器、编码器、译码器等。在数字电路中，为了把电路的两个状态(“1”态和“0”态)与数码对应起来，采用二进制。二进制：0，1两个数码，“逢二进一”。6.5中规模组合逻辑电路的应用一.加法器加法器:实现二进制加法运算的电路进位如：0

0

0

0

11+10101010不考虑低位来的进位半加器实现要考虑低位来的进位全加器实现1.半加器

半加：实现两个一位二进制数相加，不考虑来自低位的进位。AB两个输入表示两个同位相加的数两个输出SC表示半加和表示向高位的进位逻辑符号：半加器：COABSC半加器逻辑状态表A

B

S

C0000011010101101逻辑表达式逻辑图&=1..ABSC“异或”门“与”门2.全加器输入Ai表示两个同位相加的数BiCi-1表示低位来的进位输出表示本位和表示向高位的进位CiSi

全加：实现两个一位二进制数相加，且考虑来自低位的进位。逻辑符号：

全加器：AiBiCi-1SiCiCOCI(1)列逻辑状态表(2)写出逻辑式Ai

Bi

Ci-1

Si

Ci

000000011001010011011001010101110011111

1ABC00100111101111Ai

Bi

Ci-1

Si

Ci

000000011001010011011001010101110011111

1ABC00100111101111逻辑图&=1>1AiCiSiCi-1Bi&&，则是Ai和Bi的半加和，令而又是与

Ci-1的半加和，因此可以把一个全加器用两个半加器和一个或门实现。为了利用输出Si(异或关系)，将Ci适当变换为：半加器构成的全加器>1BiAiCi-1SiCiCOCOaibici-1siciCICO二.编码器

把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。

n

位二进制代码有2n

种组合，可以表示2n

个信息。

要表示N个信息所需的二进制代码应满足

2nN二进制编码器将一系列输入信号状态编成二进制代码的电路。2n个n位编码器高低电平信号二进制代码用与非门组成三位二进制编码器输入：I0I7八个信号输出：F2、F1、F0三位二进制数因为：23

=81、列出状态表（编码表）2、写出逻辑表达式并进行化简和变换3、根据化简和变换后的逻辑式画出逻辑图例编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。设输入信号高电平有效。I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111编码表&Y2&Y1&Y01I11I61I21I31I41I51I7I1I2I3I4I5I6I7八-三线编码器三.译码器和数字显示

译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。译码器就是完成译码功能的逻辑部件。1.二进制译码器8个3位译码器二进制代码高低电平信号译码器的输入：一组二进制代码译码器的输出：一组高低电平信号状态表

例：三位二进制译码器（输出高电平有效）输入ABCY0Y1Y2Y3Y4Y5Y6Y70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001输出输出为1时，相当于接通一个用户。对任意输入代码组合，输出中仅有一个为1。写出逻辑表达式Y0=ABCY1=ABCY2=ABCY3=ABCY7=ABCY4=ABCY6=ABCY5=ABC输入ABCY0Y1Y2Y3Y4Y5Y6Y700010000000001010000000100