第三章集成逻辑门(2学时)

逻辑门电路⒈元件及其开关作用⒉TTL集成门电路⒊MOS集成门电路集成逻辑门电路的概念门：用来实现开和关的工具。门电路：按一定条件控制信号通、断的电路。逻辑门电路：实现逻辑关系的门电路。集成逻辑门电路：用集成电路技术和工艺实 现的逻辑门电路。一、元件及其开关作用稳态特性瞬态特性元件特性：稳定状态下所呈现的特性（伏安特性）：通、断转换中所呈现的特性（电容充放电）二极管的开关特性三极管的开关特性场效应管的开关特性略☆理想开关的特性：当开关K打开时，I=0,Zk=∞当开关K闭合时，Vk=0，Zk=0开闭动作瞬间完成。不受环境、温度等影响。ERK半导体二极管的开关特性DR+－D正偏→导通→UD很小→电路导通

UD≈0.7V,硅管

UD≈0.3V,锗管D反偏→截止→UD很大→电路断开如无特殊说明,一般均以硅管为例.二极管导通和截止对应不同状态0和1半导体三极管的开关特性10KVcc=5V1kVoβ=30T截止饱和放大Vbe Vbc反偏

反偏，ib＝ic＝0，开关断开正偏

反偏，ic＝βib，线性放大正偏

正偏，ib>Ibs，开关闭合三极管导通和截止对应不同状态0和1三极管天然的非门功能(反相器)VAVFT0V5V止5V0.3V通电位表：真值表:AF0110实现了非逻辑功能ARbRcVcc(

5V)FT国标惯用国外FA1AFFA二极管与门电路

5VA0VBFRD1D2Vcc（5V）VAVBVFD1D20V0V0.7V通通0V5V0.7V通止5V0V0.7V止通5V5V5V止止0→低电位1→高电位ABF000010100111实现了与逻辑功能实现了与逻辑功能F&AB二极管或门电路VAVBVFD1D20V0V0.7V止止0V5V0.7V止通5V0V0.7V通止5V5V5V通通0→低电位1→高电位ABF000011101111实现了与逻辑功能实现了或逻辑功能

5VA0VBFRD1D2FAB≥1TTL集成门电路的分类

二极管晶体三极管逻辑门（DTL）集晶体三极管晶体三极管逻辑门（TTL）成双极型射极耦合逻辑门（ECL）逻集成注入逻辑门电路（）辑N沟道MOS门(NMOS)门单极型(MOS型)P沟道MOS门(PMOS)

互补MOS门(CMOS)二TTL集成门电路（与非门）一、电路+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC多发射极输入级中间倒相级推挽输出级输入级由多发射极晶体管T1和基极电组R1组成，它实现了输入变量A、B、C的与运算。BFRD1D3Vcc（5V）D2ACD4中间级是放大级，由T2、R2和R3组成，T2的集电极C2和发射极E2可以分别提供两个相位相反的电压信号C2E2输出级：由T3、T4、T5和R4、R5组成，其中T3、T4构成复合管，与T5组成推拉式输出结构，具有较强的负载能力。(对比书上P46图2-8）“0”1VVb1=0.3+0.7=1V三个PN结导通需2.1V+5VFR4R2R13kT2R5R3T3T4T1T5b1c1VVV3.63.60.3二、工作原理T1深饱和T2截止T5截止1.输入有低电平（0.3V）时不足以让T2、T5导通+5VFR4R2R13kR5T3T4T1b1c1ABC“0”1Vuouo=5-uR2-ube3-ube43.6V高电平！1.输入有低电平（0.3V）时(续)T1深饱和T2截止T5截止T3微饱和T4放大结论1:输入有低时,输出为高T1:倒置全饱和导通Vb1=2.1VVc1=1.4V全反偏1V截止+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC2.输入全为高电平（3.6V）时2.1V1.4V3.6V0.3VT2:饱和T5:饱和T3:放大T4:截止放大T1管:Ve1=3.6VVb1=2.1VVc1=1.4VT1管在倒置工作状态T2,T5管饱和导通,Vce2=0.3V所以:Vc2=1V→T3:放大Vb4=0.3V→T4:截止+5VFR2R13kT2R3T1T5b1c1ABC饱和uF=0.3V2.输入全为高电平（3.6V）时(续)饱和3.6VT1:倒置T2:饱和T5:饱和T3:放大T4:截止结论2:输入全高时,输出为低T5饱和,Vce5=0.3V结论归纳输入有低电平（0.3V）时输出为高即VF=3.6V2.输入全为高电平（3.6V）时输出为低即VF=0.3V3.输入多发射极的作用

TTL集成门在输入级采用晶体管多发射极，其作用是:1.参数一致性好;2.缩小体积;3.缩短T2从饱和向截止的转换时间→加速转换过程。

(即加速输入有全“1”→→输入有“0”的转换过程)输入多发射极的作用（续）+5V3.60.3FR4R2R1T2R5R3T3T4T1T5b1c13.6VVc3.6V饱和饱和饱和到截止，需要基区电荷消散时间1V放大区集电极电流1.4V基区电荷迅速消散T2截止，Vc2电压升高，T3导通，做电压跟随→T4进入放大。集电极电流加大，T5迅速截止由于输入级的存在，T1在转换瞬间进入放大状态，加速了T2的状态转换，从而加速了整个电路的工作速度。VA=VB=输出级采用推挽电路不仅提供比较大的带负载能力，而且在接容性负载状态转换时，可以产生比较大的充放电电流，产生陡峭的上升或下降沿，也提高了整体电路的开关速度。4.推挽输出电路的作用+5VFR4R2R1T2R5R3T3T4T1T5“1”“1”“1”RL饱和截止T5深度饱和，集电极电流可以全部用于驱动负载。输出电阻为T5的饱和c-e电阻，阻值很小，带负载能力强。⑴输出为低电平时：Co容性负载时,放电较快,形成陡峭的下降沿。⑵输出为高电平时：+5VFR4R2R1T2R5R3T3T4T1T5“0”“1”“1”RL截止T4处在放大区，工作在射极输出状态，组成电压跟随器，跟随VCC，输出稳定，带负载能力强。容性负载时,充电较快,形成陡峭的上升沿。Co

TTL与非门工作于开态时等效电路:&VIHVO=VOL=0.3VRO=rCES=10~20Ω0.3v

TTL与非门工作于关态时等效电路:&VILVO=VOHRO≈100Ω3.6vVO=VOH3．TTL与非门的等效电路ioio悬空的输入端（RI＝∞）相当于接高电平。2.为了防止干扰，可将悬空的输入端接高电平。说明开门电阻RON关门电阻ROFF在保证与非门输出为低时，允许输入电阻R的最小值。在保证与非门输出为高时，允许输入电阻R的最大值。RON＝3.2KΩROFF＝0.91KΩ当RI≥RON时，相当输入高电平。当RI≤ROFF时，相当输入低电平。RiAB&F如果电阻RiRON，则F=?如果电阻RiROFF，则F=?应用举例：在如下的电路图中+5VFR4R2R13kT2R5R3T3T4T1T5b1c1六、二种特殊门⒈集电极开路门(OC门)⑴电路无T3,T4VCC2RL

负载电阻VCC11.正常使用时，输出端必须外接负载电阻RL。2.VCC1和VCC2可以不等。集电极悬空FABC&⑵符号&ABCF&&&VCCF1F2F3FF=F1F2F3RL输出级VCCRLT5T5T5F直接将两个逻辑门的输出连接起来，希望实现与的逻辑功能。⑶

OC门的用途1)实现“线与”功能F=F1F2F3?任一导通F=0VCCRLF1F2F3F全部截止F=1F=F1F2F3?所以：F=F1F2F3VCCRLF1F2F3F2)电平转移功能TTL电平“1”→3.6V“0”→0.3V转移电平“1”≈10V“0”≈0V&VCC2=10VF1FRLVCC1=5V⒉三态门电路

通常数字逻辑是二值的，即仅0，1值，其所对应电路的输出电平是高、低两种状态。在实际电路中，还有一种输出既非高电平又非低电平的状态，被称之为第三状态。于是数字电路的输出就有：0、1和Z（高阻）的三种状态。这种电路称三态逻辑电路或称三态门电路。+5VFR4R2R1T2R5R3T3T4T1T5ABDE⑴电路E称为控制端、使能端1截止+5VFR4R2R1T2R5R3T3T4T1T5AB⑵原理E结论：E＝1时，电路具备自身逻辑功能截止截止高阻态+5VFR4R2R1T2R5R3T3T4T1T5AB⑵原理（续）E0导通结论：E＝0时，电路输出为高阻状态。F＝Z（高阻）1V1V功能表低电平起作用⑶符号高电平起作用功能表&ABF&ABF分时控制各个门的CS端，就可以让各个门的输出信号分时进入总线同一时刻，只允许一个门进入总线。其他门必须保持为高阻状态⑷三态门用途００1……总线&A3B3CS3&A2B2CS2&A1B1CS1&A4B4

注意和OC门线与的区别！！——总线连接电路两个三态门组成的电路，门1为低电平使能门2为高电平使能——实现数据的双向传输E=0，门1导通，门2禁止，数据从ABE=1，门2导通，门1禁止，数据从BA⑷三态门用途（续）TTL与非门电路使用注意见三CMOS集成门电路§3CMOS集成门电路知识复习：⒈MOS管分类PMOS管:结构简单，工作速度低，负电源工作。NMOS管:工艺复杂，正电源工作。CMOS管:PMOS管和NMOS管组成互补电路。⒉工作区TTL:截止放大饱和CMOS:截止饱和非饱和相当开关电路:断开接通⒊符号及导通条件VNSDGDSGVPPMOS管NMOS管VGS＜VTP时导通取:VTP=－2VVGS＞VTN时导通取:VTN=2V即:|VGS|

＞|VTP|=

2V时导通⑴静态功耗小。（约10μW）⑵允许电源电压范围宽。（318V）⑶扇出系数大。（带同类负载N≥50）⑷抗噪容限大。（Vth=1/2VDD）⒋CMOS电路的特点最大提供电流1.5mA⑸速度较低。（tpd=40nS）CMOS电路导通时阻抗较大（>1KΩ），由于分布电容Co的存在，电平高低变化时充放电较慢，影响其工作速度。NMOS管驱动管PMOS管负载管一、CMOS反相器VDDAFSPDNGPVPVNDPSNGN漏极相连做输出端PMOS管的衬底总是接到电路的最高电位NMOS管的衬底总是接到电路的最低电位柵极相连做输入端⒈电路A=1导通截止V０=0V即F＝0VDDAFVPVN⒉工作原理设VDD＝10V，A＝1时，VA＝10VA＝0时，VA＝0VVgsP=0VVgsN=10V⒉工作原理（续）A=0截止导通V０=10V即F＝1VDDAFVPVN设VDD＝10V，A＝1时，VA＝10VA＝0时，VA＝0VVgsP=－10VVgsN=0VAVPVNY0导通截止11截止导通0

结论：二、CMOS与非门VDDVP2VP1VN2VN1ABF⒈电路负载管并联驱动管串联⒉工作原理VDDVP2VP1VN2VN1ABFA=0,B=0:设VDD＝10V，A＝B＝1时，VA＝VB＝10VA＝B＝0时，VA＝VB＝0VVgsP1=VgsP2=－10VVgsN1=VgsN2=0VVN1、VN2：截止VP1、VP2：导通F=1001⒉工作原理VDDVP2VP1VN2VN1ABF设VDD＝10V，A＝B＝1时，VA＝VB＝10VA＝B＝0时，VA＝VB＝0VA=0,B=0:VN1、VN2：截止VP1、VP2：导通F=1A=0,B=1:VN1、VP2：截止VP1、VN2：导通F=1011⒉工作原理VDDVP2VP1VN2VN1ABF设VDD＝10V，A＝B＝1时，VA＝VB＝10VA＝B＝0时，VA＝VB＝0VA=0,B=0:VN1、VN2：截止VP1、VP2：导通F=1A=0,B=1:VN1、VP2：截止VP1、VN2：导通F=1101A=1,B=0:VP1、VN2：截止VN1、VP2：导通F=1⒉工作原理VDDVP2VP1VN2VN1ABF设VDD＝10V，A＝B＝1时，VA＝VB＝10VA＝B＝0时，VA＝VB＝0V110A=0,B=0:VN1、VN2：截止VP1、VP2：导通F=1A=0,B=1:VN1、VP2：截止VP1、VN2：导通F=1A=1,B=0:VP1、VN2：截止VN1、VP2：导通F=1A=1,B=1:VP1、VP2：截止VN1、VN2：导通F=0⒉工作原理（续）逻辑关系:ABVP1

VP2

VN1

VN2F00导通导通截止截止

101导通截止截止导通10截止导通导通截止111截止截止导通导通

0负载管驱动管三、CMOS或非门⒈电路VDDVP2VP1VN2VN1ABF负载管串联驱动管并联⒉工作原理VDDVP2VP1VN2VN1ABF设VDD＝10V，A＝B＝1时，VA＝VB＝10VA＝B＝0时，VA＝VB＝0VA=0,B=0:VP1、VP2：导通F=1VN1、VN2：截止VgsN1=VgsN2=0VVgsP1=VgsP2=－10V001⒉工作原理VDDVP2VP1VN2VN1ABF设VDD＝10V，A＝B＝1时，VA＝VB＝10VA＝B＝0时，VA＝VB＝0VA=0,B=0:VP1、VP2：导通F=1VN1、VN2：截止010A=0,B=1:VN1、VP2：截止VP1、VN2：导通F=0⒉工作原理VDDVP2VP1VN2VN1ABF设VDD＝10V，A＝B＝1时，VA＝VB＝10VA＝B＝0时，VA＝VB＝0V100A=0,B=0:VP1、VP2：导通F=1VN1、VN2：截止A=0,B=1:VN1、VP2：截止VP1、VN2：导通F=0A=1,B=0:F=0VP1、VN2：截止VN1、VP2：导通⒉工作原理VDDVP2VP1VN2VN1ABF设VDD＝10V，A＝B＝1时，VA＝VB＝10VA＝B＝0时，VA＝VB＝0V110A=0,B=0:VP1、VP2：导通F=1VN1、VN2：截止A=0,B=1:VN1、VP2：截止VP1、VN2：导通F=0A=1,B=0:F=0VP1、VN2：截止VN1、VP2：导通A=1,B=0:VP1、VN2：截止VN1、VP2：导通F=0⒉工作原理（续）逻辑关系:ABVP1

VP2

VN1

VN2F00导通导通截止截止