微机原理总复习-2014

微机原理总复习考试题型及分值分布一、选择（16分，单选和多选都有，多选1个，多选题错选，漏选，多选均不得分）二、填空（20分）三、判断改错（14分）四、制图（10分）五、简答（20分）六、程序阅读（20分）图微型计算机的硬件组成（3）总线总线(Bus)，是计算机部件与部件之间进行数据信息传输的公用通道。它是一组能为计算机的多个部件服务的公共信息传输通路，能分时地发送与接收各部件的信息。微处理器、主存储器和I/O接口之间通过地址总线、数据总线和控制总线三组总线相连。通常将这三组总线统称为系统总线(SystemBus)。数据总线用来传送数据信息(包括二进制代码形式的指令)。从传输方向看，数据总线是双向的，通常它和微处理器本身的位数(即字长)相一致。地址总线用来传送地址信息。地址总线是单向的，地址总线的位数决定微处理器可以直接访问的主存或I/O接口的地址范围。控制总线用来传送控制信息。EU是执行指令的部件，它从BIU的指令流队列中取指令，发出相应的控制命令序列，从而执行指令。执行指令中所需操作数地址由EU单元计算出16位偏移量部分送BIU，由BIU将其与段基址(段寄存器内容)合成，最后形成一个20位的内存单元物理地址。同时，BIU根据物理地址与内存单元交换数据。此外，BIU也可根据EU请求与I/O接口电路交换数据。图8086/8088寄存器结构(a)通用寄存器组(c)指针和变址寄存器(b)段寄存器(d)指令指针和标志位寄存器015代码段寄存器数据段寄存器堆栈段寄存器附加段寄存器CSDSSSESAHALBHBLCHCLDHDLAXBXCXDX81507累加器基址寄存器计数寄存器数据寄存器SPBPDISI015堆栈指针寄存器基址寄存器目的变址寄存器源变址寄存器015IPFLAGS指令指针寄存器标志位寄存器6个状态标志位OF(OverflowFlag)：溢出标志位。SF(SignFlag)：符号标志位。ZF(ZeroFlag)：全零标志位。AF(AuxiliaryCarryFlag)：辅助进位标志位。PF(ParityFlag)：奇偶校验标志位。CF(CarryFlag)：进位标志位。3个控制标志位DF(DitectionFlag)：方向标志位。IF(InterruptFlag)：中断标志位。TF(TrapFlag)：单步标志位。8086存储器分段寻址8086系统有20位地址线可寻址1MB字节的存储空间，而8086为16位机，CPU内部寄存器只有16位，可寻址216B=64KB。因此存储器采用分段寻址的方式。

可以用三条规则代替下表，以便记忆，但是三条规则可以被超越数据在计算机中的存储1、数字数据二进制、压缩BCD码、没有压缩的BCD码，ASCII码等。2、字符数据字符编码-----ASCII码、GB2312、Unicode编码等。8086CPU引脚功能8086CPU芯片采用40条引脚的双列直插式封装，外部引脚如图2-12，包括16条数据线(外部数据总线)，20条地址线(外部地址总线)，5条状态线，17条输入/输出控制线，加上控制信号，电源和地线，芯片所需的引脚比较多，由于制造工艺的限制，部分引脚采用了分时复用的方式，即一条引脚有一个以上的用途。8086/8088CPU有最小和最大两种工作模式，两种方式的选择是由硬件设定的。与中断有关的引脚，与最小最大组态有关的引脚，与总线操作有关的控制命令等，请自行总结归类复习1.中断向量中断向量实际上就是中断服务程序的入口地址每个中断向量为4个字节，分别存放中断服务程序的段地址和段内偏移量两个高字节用于存放中断服务程序的段地址两个低字节用于存放中断服务程序的偏移量在执行INT指令时，CPU对断点、状态进行保护之后，将中断指令中的中断类型号乘上4，便为中断向量表的入口地址。取出相继的4个字节单元的内容，即为中断服务程序入口地址，并送入IP和CS，以完成中断调用。2.中断向量表存放中断向量的存储区称为中断向量表。各中断向量在表中按中断类型码从0到255顺序存放。可由中断类型号计算出相应的中断向量在表中存放的位置，称为中断向量表地址，或称为中断向量指针。中断类型号×4=中断向量指针的低地址→（IP）中断类型号×4+2=中断向量指针的高地址→（CS）CPU响应中断时，只需要把中断类型码N左移2位（乘以4），即可得到中断向量在中断向量表中的对应地址4N(该中断向量所占4个字节单元的第一个字节单元的地址)，然后把由此地址开始的两个低字节单元的内容装入IP寄存器：IP←(4N,4N+1)；再把两个高字节单元的内容装入CS寄存器:CS←(4N+2,4N+3)。这就是使程序转入中断类型码为N的中断服务程序的控制过程。图2-14的中断向量表表示了中断类型号、中断向量及中断向量指针之间的对应关系，共分3个部分：专用中断。保留中断。用户中断。图

微机中断向量表2.中断响应

当满足上述条件时，CPU将进入对外部中断请求信号的响应过程。对于INTR的响应，就是CPU向外部接口发送信号，即从引脚上发送两个负脉冲，见图2-15：第一个负脉冲通知外设接口可以将中断请求撤销第二个负脉冲通知外设接口立即将中断类型号送上数据总线。在每一个中断响应周期，CPU都输出中断响应信号。在第1个中断响应周期，CPU使AD15～AD0浮空。在第2个中断响应周期，被响应的外设(或接口芯片)，应向数据总线输送一个字节的中断向量号，CPU把它读入中断类型号后，就可以在中断向量表上找到该设备服务程序的入口地址，转入中断服务程序。

在复位的时候，CS寄存器和IP分别初始化为0FFFFH和0。因此，8086在复位后执行的第一条指令，在绝对地址为0FFFF0H的内存单元。在正常情况下，从0FFFF0H单元开始，存放一条段交叉JMP指令，以转移到系统程序的实际开始处。

存储器的连接在CPU对存储器进行读写操作时，首先在地址总线上给出地址信号，然后发出相应的读写控制信号，最后才能在数据总线上进行数据交换，所以CPU与存储器的连接包括地址线、数据线和控制线的连接3部分。在连接时要考虑以下几个问题。CPU总线的负载能力。CPU的时序和存储器存取速度之间的配合。存储器的地址分配和片选。控制信号的选择。存储器的扩展技术1.存储器容量的扩展由于单个存储芯片的容量是有限的，一个存储器往往要由一定数量的芯片构成，首先必须知道所用存储芯片的总数量。根据存储器所要求的容最和我们选定的存储芯片的容量，就可以计算出总的芯片数。即：总片数=总容量/单个芯片容量方式：位扩展。字扩展。字和位同时扩展。存储器的地址连接一个存储器系统通常由许多存储器芯片组成，对存储器的寻址必须有两个部分。通常是将低位地址线连到所有的存储器芯片，实现片内寻址。将高位地址线通过译码器或线性组合后输出作为芯片的片选信号，实现片间寻址。由地址线的连接决定存储器的地址分配，下面分别叙述3种存储器的地址选择方法。线性选择方式。全译码选择方式。部分译码选择方式。以上三种方式要熟悉，相关的例题和习题要掌握。8086指令的操作数寻址方式

8086机器指令有零个或多个操作数。某些操作数是显式规定的，有的是指令中隐含的。一个操作数能定位在以下之一中：

(1)指令（立即数）；

(2)寄存器；

(3)存储单元；

(4)I/O端口。

立即寻址(ImmediateAddressing)操作数就包含在指令中，这种规定操作数的方式，称为立即寻址。指令中的操作数称为立即数。2.

寄存器寻址(RegisterAddressing)

若操作数在某一寄存器中，这种寻址方式就称为寄存器寻址。

3.

直接寻址(DirectAddressing)

在这种寻址方式中，指令的操作数字段不是操作数本身，而是操作数所在的地址，它是把地址所指的存储单元的内容送至累加器AL，。由于在这种寻址方式中，指令中包含操作数的直接地址，故称为直接寻址。

4.寄存器间接寻址(RegisterIndirectAddressing)

这种寻址方式与寄存器寻址方式不同，它不是把寄存器BL中的内容作为操作数送AL，而是把中的内容作为操作数的地址，把此地址所指的内存单元的内容送AL。在这种寻址方式，操作数的地址并不直接在指令中，而是在某一个寄存器中，故称为间接寻址。5寄存器相对寻址寄存器相对寻址方式（RegisterRelativeAddressing）的操作数的有效地址是一个基址或变址寄存器的内容与指令中指定的8位或16位位移量(Displacement）之和。寄存器相对寻址方式与寄存器间接寻址相似，主要区别是前者在有效地址上要加一个位移量。如：MOVBX,COUNT[SI]MOVBX，[COUNT+SI]6基址加变址寻址基址加变址寻址（BasedIndexedAddressing）方式，操作数的有效地址是一个基址寄存器（BX或BP）和一个变址寄存器（SI或DI）的内容之和，两个寄存器均由指令指定。

如：MOVAX，[BX][SI]MOVAX,[BX+SI]7相对基址变址寻址相对基址变址寻址（RelativeBasedIndexedAddressing）方式的操作数的有效地址是一个基址寄存器和一个变址寄存器的内容，再加上指令中指定的8位或16位位移量之和。如：MOVAX,MASK[BX][SI]MOVAX，[MASK+BX+SI]MOVAX,200H[BX+SI]MOVAX,MASK[BX+SI]

第三章和第四章，涉及汇编程序设计，从本学期开始，我们将通过考试导向的方式敦促同学们重视实验，请同学们一定要真正弄懂实验中的汇编程序。CPU与外设数据传送的方式 当CPU与外设进行信息（数据、状态信号和控制命令）传送时，为了保证传送的可靠性和提高工作效率，有几种不同的传送方式。程序控制传送方式

CPU与I/O设备的工作往往是异步的，很难保证，当CPU执行输入操作时，外设已把要输入的信息准备好了；而当CPU执行输出时，外设的寄存器（用于存放CPU输出数据的寄存器）一定是空的。所以，通常在程序控制下的传送方式，在传送前，必须要查询外设的状态，当外设准备就绪了才传送；若未准备好，则CPU等待。 所以，接口部分除了数据传送的端口以外，还必须有传送状态信号的端口。程序中断传送方式 在上述的查询传送方式中，CPU要不断地询问外设，当外设没有准备好时，CPU要等待，不能干别的操作，这样就浪费了CPU的时间。而且许多外设的速度是较低的，如键盘、打印机等，它们输入或输出一个数据的速度是很慢的，在这个过程中，CPU可以执行大量的指令。为了提高CPU的效率，可采用中断的传送方式。 即当CPU需要输入或输出时，若外设的输入数据已存入寄存器；在输出时，若外设已把上一个数据输出，输出寄存器已空，这时由外设向CPU发出中断申请，CPU就暂停原来执行的程序(即实现中断)，转去执行输入或输出操作(中断服务)，待输入输出操作完成后即返回，CPU再继续执行原来的程序。这样就可以大大地提高CPU的效率，而且有了中断的概念，允许CPU与外设(甚至多个外设)同时工作。直接数据通道传送(DMA)方式 中断传送仍然是由CPU通过程序来传送的，每次要保护断点、保护现场需用多条指令，每条指令要有取指和执行时间。这对于一个高速I/O设备，以及成组交换数据的情况，例如磁盘与内存间的信息交换，就显得速度太慢了。8.2可编程并行接口芯片8255A8255A有24个输入/输出引脚，这些引脚可以分为2组进行控制，也可以定义为3个并行的数据端口，作为数据输入/输出端口时，可以通过编程设置为3种不同的工作方式。图8-58255A芯片引脚及功能图（a）8255A引脚图（b）8255A功能示意图

8255的3个8位的数据端口分别称为A口、B口和C口，共24个I/O引脚，各端口共有3种输入输出工作方式，分别是：基本输入/输出方式（A/B/C口）、选通输入或选通输出方式（A/B口）和双向选通工作方式（A口）。根据内部控制逻辑，这3个数据端口又可以被分为两组：A组和B组。(1)3个数据端口A，B，C。

A口：是一个独立的8位I/O口，它的内部有对数据输入/输出的锁存功能。

B口：也是一个独立的8位I/O口，仅对输出数据的锁存功能

C口：可以看作是一个独立的8位I/O口；也可以看作是两个独立的4位I/O口。也是仅对输出数据进行锁存

A口：是一个独立的8位I/O口，它的内部有对数据输入/输出的锁存功能。

(2)A组和B组的控制电路。这是两组根据CPU命令控制8255A工作方式的电路，这些控制电路内部设有控制寄存器，可以根据CPU送来的编程命令来控制8255A的工作方式，也可以根据编程命令来对C口的指定位进行置/复位的操作。

A组控制电路用来控制A口及C口的高4位；

B组控制电路用来控制B口及C口的低4位。

(3)数据总线缓冲器。它是8位的双向的三态缓冲器。作为8255A与系统总线连接的界面，输入/输出的数据，CPU的编程命令以及外设通过8255A传送的工作状态等信息，都是通过它来传输的。A口：是一个独立的8位I/O口，它的内部有对数据输入/输出的锁存功能。(4)读/写控制逻辑读/写控制逻辑电路负责管理8255A的数据传输过程。它接收片选信号CS#及系统读信号RD#、写信号WR#、复位信号RESET，还有来自系统地址总线的口地址选择信号A0和A1。8255A内部共有4个端口：A口，B口，C口和控制口，A0和A1两个引脚信号的不同组合可以选中不同的端口。

CS#、RD#、WR#、A1和A0这几个信号的组合决定了8255A的所有具体操作，如表8-1所示。表8-18255A的操作功能表CS#RD#WR#A1A0操作数据传送方式00100读A口A口数据→数据总线00101读B口B口数据→数据总线00