组合电路(2译码)sk

§2.3.4译码器

译码是编码的逆过程，是将二进制数码按它的原意翻译成相应的输出信号（高低电平）。 若输入端的个数为m，输出端的个数为n，则2mn

当2m=n时，称为全译码； 当2m>n时，称为部分译码。译码器按用途大致可分为三类：1、二进制译码器（变量译码器）2、码制译码器3、显示译码器一、二进制译码器（变量译码器）

二进制译码器是将n个变量不同状态的组合翻译成m=2n个状态的电路。属于全译码，也称为变量译码。三位二进制编码器真值表：逻辑表达式：A2=I4+I5+I6+I7A1=I2+I3+I6+I7A0=I1+I3+I5+I7=I4•I5•I6•I7=I2•I3•I6•I7=I1•I3•I5•I70

0

0

1

0

0

0

00

0

0

0

1

0

0

00

0

0

0

0

1

0

00

0

0

0

0

0

1

00

0

0

0

0

0

0

10111001011101111

0

0

0

0

0

0

00

1

0

0

0

0

0

00

0

1

0

0

0

0

0I0I1I2I3I4I5I6I7A2A1A0000001010输入输出1、3线—8线译码器的设计列写真值表00010000000

00101000000

0100010000001100010000

100000010001010000010011000000010

1

1

1

00000001

输入

输出

A2A1A0F0F1F2F3F4F5F6F7

列写表达式F0=A2A1A0=m0F4=A2A1A0=m4F1=A2A1A0=m1F5=A2A1A0=m5F2=A2A1A0=m2F6=A2A1A0=m6F3=A2A1A0=m3F7=A2A1A0=m7Fi=mi3线—8线译码器逻辑电路原理图A0A1A2F6F5F4F3F2F1F0F7译码器特点：a、n个输入有2n个输出；b、扇入系数Ni=n；c、每个输入信号线要带2n-1个门10111111F0F1F2F3F4F5F6F7110111101100011010001

000A2A1A011011111111011111111011111111011111111011111111001111111真值表(输出低有效)表达式：F0=A2A1A0F4=A2A1A0F1=A2A1A0F5=A2A1A0F2=A2A1A0F6=A2A1A0F3=A2A1A0F7=A2A1A0逻辑图表达式：Fi=miA2A1A0F0F1F2F3F4F5F6F7。。。。。。。。2、MSI集成二进制译码器

常用芯片：

74139——双2线—4线译码器

74138——3线—8线译码器

74154——4线—16线译码器 74138的功能表

使能端输入输出

S1S2+S3

A2A1A0F0F1F2F3F4F5F6F7

φ1φφφ111111110φφφφ1111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110禁止译码允许译码74138的逻辑电路原理图A2A0A1S3S2S1F6F5F4F3F2F1F0F774138的逻辑符号和引脚图A1A2A0S3S2S1F1F0F6F5F4F3F2F77413821108765439131211161514A2A1A0S1S3S2F2F3F4F5F6F7F0F1UCC地74138逻辑符号引脚图74139功能表：011100101101110110

01SF0F1F2F3A1A01110111111允许译码禁止译码74139逻辑符号：A1A0SF0F1F2F37413974139双2线—4线译码器74154功能表：74154逻辑符号允许译码禁止译码011101111110F0F1F150000000001111111S1S2A3A2A1A0741544线—16线译码器A2A1S1F0F1F2F1574154A3A0S23、应用举例

译码器的最主要功能是用于译码，还可以用作数据分配、字符发生器、实现逻辑函数等。例题一：试用74138扩展为4线—16线译码器。解：考虑到74138的使能端作四变量真值表A3A2A1A0

（S1S2S3）1F0~F7

（S1S2S3）2F8~F15

0000100译码0φφ禁止译码

1110001φ1φ禁止译码

100译码

111分析真值表

当A3=0时，芯片1译码，芯片2禁止译码； 当A3=1时，芯片1禁止译码，芯片2译码。 对芯片1，S1=1，S2=A3，S3=S； 对芯片2，S1=A3，S2=S3=S。 这里S是扩展后4线—16线译码器的使能端。由此可得逻辑电路图如下：用74138扩展的4线—16线译码器逻辑电路A1A2A01SF1F0F6F5F4F3F2F774138-1A1A2A0S3S2S1F1F0F6F5F4F3F2F774138-2A1A2A0S3S2S1A3F1F0F6F5F4F3F2F7F9F8F14F13F12F11F10F15例题二：实现数据分配。

数据分配的含义：将一路数据分配到多路装置中。 用一片74138将A2A1A0作地址，S1端接“1”，S2、S3连在一起作为输入数据端D。就可以完成数据的分配，且输出的数据是以原码的形式输出。逻辑电路如右：A1A2A0S3S2S1F1F0F6F5F4F3F2F774138数据D装置地址“1”例三：利用译码器分别将采样数据送入计算机。2-4线译码器ABCD三态门三态门三态门三态门总线50工作原理：（以A1A0=00为例）0002-4线译码器ABCD三态门三态门三态门三态门总线与总线断开50数据A例题四：构成函数发生器。译码器输出:Fi=mi

或Fi=mi译码器每个输出对应一个最小项，n变量译码器的输出给出了全部最小项。利用MSI译码器进行逻辑设计的一般步骤 a、由真值表，写出输出函数的最小项；

b、选择MSI译码器的种类；

c、以MSI译码器为中心进行逻辑设计；

将逻辑函数的输入变量作为芯片的输入变量（地址），将输出函数进行组合，适当引入SSI门电路，即可构成各种逻辑函数。

d、作出逻辑电路。全减器真值表AnBnCnDnCn+10000000111010110110110010101001100011111真值表表达式逻辑电路图如下：全减器逻辑电路Cn+174138BnAnCnDn1F400F3F2F1F0F7F6F5A0A1A2S3S2S1(1,2,4,7)(1,2,3,7)二、二—十进制译码器（码制变换译码器）

常见的有8421BCD码译码器、余3码译码器等。1、MSI8421BCD译码器74428421BCD码译码器真值表：01111111111011111111110111111111101111111111011111111110111111111101111111111011111111110111111111100000000100100011010001010110011110001001F0F1F2F3F4F5F6F7F8F9A3A2A1A01111111111111111111110101111～～F0=A3A2A1A0F1=A3A2A1A0F8=A3A2A1A0F9=A3A2A1A0逻辑表达式A0A1A2A37442

译码输入Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9译码输出7442逻辑符号

二—十进制译码器译码器多数可由变量译码器实现，它的设计思路与前面介绍的相同。利用4线—16线译码器74154实现BCD码译码器解： 用74154可以方便的实现各种BCD码译码器。三种不同的BCD码与十进制数间的关系十进制数8421

余3码

5421

00000

0011

000010001

0100

000120010

0101

001030011

0110

001140100

0111

010050101

1000

100060110

1001

100170111

1010

101081000

1011

101191001

1100

1100用74154实现各种BCD码译码器A1A2A0A3S2S1F14F13F12F11F10F1574154A1A2A0A3S2S1F9F8F1F0F6F5F4F3F2F7F9F8F1F0F6F5F4F3F2F7余3码F9F8F1F0F6F5F4F3F2F78421F9F8F1F0F6F5F4F3F2F75421三、显示译码器

显示译码器结构可分成两块，一是显示部分，一是译码/驱动部分。

显示部分：字形重叠式、点阵式、分段式。功能：把代码所代表的信息翻译并显示出来。1、七段字形显示器cabdefgabcdefgUCC共阳共阴abcdefggabcdef两种不同接法：共阳法和共阴法2、7449七段译码器

配合各种七段显示器有专用的七段译码器。这类MSI产品很多如：7448、74248、7449、74249、7447、74247、74347等。还有CMOS产品等。 此处仅以7449为例来介绍此类产品的设计过程。7449七段译码器的真值表

IBA3A2A1A0abcdefg字形

100001111110010001011000011001011011012100111111001310100011001141010110110115101101011111610111111000071100