计算机组原课程设计-模型机设计与实现

南通大学计算机科学与技术学院计算机组成原理课程设计报告书课题名模型计算机的设计与实现班级______网络工程101_________姓名严军墙 学号_______1013072025_________指导教师王杰华日期2012.6.18～2012.6.21目录一设计目的……………二设计环境……………三设计内容……………四设计要求……………五详细设计……………（一）设计原理与电路图…………（二）微程序流程图、代码表……六调试分析……………七工作小结……………八参考文献……………一:设计目的1．融会贯通教材各章的内容，通过知识的综合运用，加深对计算机系统各模块的工作原理及相互联系的认识，加深计算机工作中“时间-空间”概念的理解，从而清晰地建立计算机的整机概念。2．学习设计和调试计算机的基本步骤和方法，培养科学研究的独立工作能力，取得工程设计和调试的实践和经验。二:设计环境软件：Quartus2.0硬件：i3cpu2g内存windows操作系统三:设计内容1.总体设计步骤（1）对指令系统中的各条指令进行分析，得出所需要的占领周期与操作序列，以便确定各器件的类型和数量；（2）设计总框图草图，进行各逻辑部件之间的互相连接，即初步确定数据通路，使得由指令系统所要求的数据通路都能实现，并满足技术指标的要求；（3）检查全部指令周期的操作序列，确定所需要的控制点和控制信号；（4）检查所设计的数据通路，尽可能降低成本，简化线路，优化性能。以上过程可以反复进行，以便得到一个较好的方案。下图给出了一个参考方案，数据通路的设计和器件的选择应同时进行，接入总线的器件都要有三态输出，以便与总线连接。图中所示的方案采用单总线结构，使用的许多器件都是三态输出，这种方案便于总线的连接和扩展。此方案由8位运算器ALU；地址存储器ROM；数据存储器RAM；程序计数器PC；微程序控制器；时序产生器；数据缓冲寄存器DR1，DR2；数据地址寄存器AR；指令寄存器IR；通用寄存器R0；所组成。图中微控制信号说明：nROM_BUS：ROM数据输出到总线控制信号，低电平有效。nRAM_BUS：RAM数据输出到总线控制信号，低电平有效。m：加、减法选择控制信号，为1做加法，为0做减法。nSW_BUS：数据输入到总线控制信号，低电平有效。LDN：PC置数控制信号，低电平有效。nCS：RAM片选信号。（此信号的有效值根据所用RAM器件特性来定）WE：RAM写信号，高电平时做写操作。LDR0：数据打入R0锁存控制信号，脉冲上升沿有效。LDDR1：数据打入R1锁存控制信号，脉冲上升沿有效。LDDR2：数据打入R2锁存控制信号，脉冲上升沿有效。LDIR：数据打入IR锁存控制信号，脉冲上升沿有效。LDPC：数据打入PC锁存控制信号，脉冲上升沿有效。LDAR：数据打入AR控制信号，脉冲上升沿有效。nALU_BUS：运算器ALU结果输出到总线控制信号，低电平有效。nPC_BUS，低电平有效。nR0_BUS，低电平有效。2．数据格式数据字规定采用定点整数补码表示法，字长8位，其中最高位为符号位，其格式如下：76543210符号位尾数3．指令格式本实验设计使用5条机器指令，其格式与功能说明如下：76543210IN00100000ADD01000000ASTA01100000AOUT10000000AJMP10100000AIN指令为单字长（字长为8bits）指令，其功能是将数据开关的8位数据输入到R0寄存器。ADD指令为双字长指令，第一个字为操作码，第二个字为操作数地址，其功能是将R0寄存器的内容与内存中地址为A的数相加，结果存放在R0寄存器中。STA指令为双字长指令，第一个字为操作码，第二个字为操作数地址，其功能是将R0寄存器中的内容存储到以第二个字为地址的内存单元中。OUT指令为双字长指令，第一个字为操作码，第二个字为操作数地址，其功能是将内存中以第二个字为地址的内存单元中的数据读出到数据总线，显示之。JMP指令为双字长指令，第一个字为操作码，第二个字为操作数地址，其功能是程序无条件转移到第二个字指定的内存单元地址。将操作码放到ROM中，而操作数放在RAM中，每次PC加一，先从ROM中取操作码；再从RAM中取操作码地址，再次从RAM取出数据。4．微指令格式20~6字段，如上图中所示；第5字段，p1控制指令的跳转；4~0字段为微指令的地址。且每个指令由多个微指令实现。四、设计要求1．根据给定的数据格式和指令系统，设计一台微程序控制的模型计算机。2．根据设计图，在QUARTUSII环境下仿真调试成功。3．在调试成功的基础上，整理出设计图纸和相关文件，包括：（1）总框图（数据通路图）；（2）微程序控制器逻辑图；（3）微程序流程图；（4）微程序代码表；（5）设计说明书及工作小结。五、详细设计（一）设计原理与电路图1.微程序控制器=1\*GB3①首先对D触发器进行了解由波形可知当clr有效是清零，当prn有效时置1，clr优先prn；则可知当p字段有效时，通过地址转移到下一条微地址。=2\*GB3②地址转移逻辑对其进行封装：swe信号：总清信号srd信号：总清信号swe信号：总清信号srd信号：总清信号p1信号：译码判别位ad[4]…ad[0]信号：微地址（控制存储器地址）ir[7]…ir[5]信号：操作码clr信号：总清信号t2、t4信号：节拍脉冲=3\*GB3③微程序控制器其原理图：其原理图：其电路图如下：对其进行封装：2．PC计数器利用2个74631构成8位计数器：电路图如下波形图如下：由波形可知：当LDPC有效时开始计数，默认从00H开始；当LDN有效时开始置数。3.时序产生器封装如下其波形如下：通过时序产生器，产生时序信号对通路的部件加以控制，以避免单总线上各个部件之间数据传输产生冲突。此模型机一个cpu周期包含4个时钟周期，而指令周期包含若干cpu周期。4.运算器运用实验指导书中的运算器实验，先进行FA封装，利用FA，再对ALU封装，经检验正确，其电路图如下所示封装成8位运算器：5．数据通路利用上面的各个功能模块，组合起来，如图所示。nCS与CLK时序相与；LDR0，LDDR1，LDDR2，与T2相与；LDIR与T3相与；LDAR与T4相与。这样控制各个总线上数据只有一个，不会产生冲突。在一些控制端加上非门，进行统一编码，“1”为有效，“0”为无效，便于微命令的编写。（二）微程序流程图、代码表1.微程序流程图1616070601010105040301131211011009PC->ARPC+1BUS->IRP1SW->R0RAM->BUSBUS->ARR0->BUSBUS->RAMR0->DR2DR1+DR2->R0RAM->BUSBUS->DR1RAM->BUSBUS->ARRAM->BUSBUS->ARRAM->BUSBUS->ARRAM->BUSRAM->BUSBUS->PC01022.微命令代码表微地址nROM_BUSnRAM_BUSmnSW_BUSLDNnCSWELDR0LDDR1LDDR2LDIRLDPCLDARnALU-BUSnPC_BUSnR0_BUSP1ad4ad3ad2ad1ad02120191817161514131211109876543210ROM数据送入总线RAM数据送入总线控制加减输入数据到总线总线数据送入pcrom跟ram片选读ram总线数据送入人R0总线数据送入人R1总线数据送入人R2总线数据送入人IRpc+1总线数据送入人AR运算器结果送入总线pc计数送入总线R0数据送入总线判别字微命令地址000000000000000000000011000000000001101000001021000000000100000101000301000100100000000001004000000000100000100010150000000100000100000001600000110000000010000017010001000000000000000090001000100000000000001100100010000001000000011110100010000001000000110120100010000001000000111130100010000001000010000160100110000010000000000六：调试分析=1\*GB2⑴总的波形如下：=2\*GB2⑵初始化的数据：RAM初始化的数据：ROM初始化的数据：=3\*GB2⑶各操作具体分析=1\*GB3①IN指令：由时序控制器产生时序，PC计数，开始执行第一个微命令。此时pc=01，ROM中对应为20H，寄存到IR；p字段有效，微命令跳到第9个执行in指令。打开开关，将输入的数据寄存到R0；执行公操作。=2\*GB3②ADD指令：pc=02，取ROM02H单元数据40H到IR；p字段有效，微命令跳到第10个，执行ADD指令。取RAM02H单元的地址02H；再取02H单元的数据02H,寄存到R1；将R0数据11H，寄存到R2。求和，将13H寄存到R0；执行公操作。=3\*GB3③STA指令：pc=03，取ROM03H单元数据60H寄存到IR；p字段有效，微命令跳到第11个，执行STA指令。再取RAM03H单元的地址08H，寄存到AR；将R0数据13H放到总线；将13H寄存到08H单元。执行公操作。=4\*GB3④OUT指令：pc=04，取ROM04H单元数据80H到IR；p字段有效，微命令跳到第12个，执行OUT指令。取RAM中03H单元的地址08H到AR；再读出08H单元的数据为13H，验证了STA指令执行正确。执行公操作。=5\*GB3⑤JMP指令：pc=05，取ROM05H单元数据A0H寄存到IR；p字段有效，微指令跳到第13个，执行JMP指令。取RAM05H单元的地址01H寄存到AR；再取01H单元数据01H，且pc置数到01H；则跳转到01H。执行公操作。七：工作小结=1\*GB2⑴总结：计算机组成原理课程设计的一个星期很快就过去了，在这样紧凑的课程设计实践中，弄懂模型机的工作原理是一个层次，把波形图调试成功又是一个层次。虽然课本上的微指令系统的操作能够理解，但在实际操作的时候却无从下手。参考资料，将时序控制器简单的加入数据通路，由于时间紧凑，时序控制器的原理还有待深究，但我所知时序类似cpu的主频，时序越快，各个部件工作流程也会加快；对于程序计数器pc是个重要部件，其计数和置数都控制着指令的执行顺序；而D触发器对地址转移产生关键作用，所以必须弄清楚其清零跟置数端。在执行指令时，将指令操作码存在ROM中，操作数地址存在RAM中。每个pc都对应一个指令。而当在取操作数地址时，第一次从RAM中取的是地址，还要再次从RAM里取出与之对应的数据。在设计的过程中，从略微了解到理解其工作原理，深刻的认识到讨论的重要性。在与他人的合作，讨论中。渐渐理解其原理，编好微命令，调试出结果。所以在有限的时间里完成一项相对较难的课题时，团队合作，相互讨论，至关重要。=2\*GB2⑵存在问题及可改进地方此模型机只设计了5条指令实行控制，若对其功能扩展可以增加微命令实现其它指令，如MOV，LAD，AND...等；如果指令过多，就要增加微地址位数。在此模型机设计中，将操作码跟操作数地址分开来存放，可以考虑将其一起存放，不过对数据存放位置必须要考虑周全，否则会造成总线数据混乱。可以精简微命令操作，节省空间；简化数据通路，更减少总线开销。此模型机纯粹的使用quartus2.0的电路图实现，而参考资料上面，则是用编程语言来编写各