数字逻辑电路第6章时序逻辑电路-4

第6章常用时序逻辑电路及MSI

时序电路模块的应用6.1计数器6.2寄存器6.3移位寄存器型计数器

5.1.3MSI计数器模块及应用

1.74163MSI计数器模块

74163是中规模集成四位同步二进制加法计数器,计数范围是0~15。它具有同步置数、同步清零、保持和二进制加法计数等逻辑功能。图5―29（a）和（b）分别是它的国标符号和惯用模块符号;表5―9为功能表;图5―30是它的时序图。图5―2974163MSI四位同步二进制加法计数器（a）国标符号;（b）惯用模块符号表5―974163MSI四位同步二进制加法计数器功能表图5―3074163MSI四位同步二进制加法计数器的时序图在图5―29中,CLK是时钟脉冲输入端,上升沿有效;

是低电平有效的同步清零输入端;是低电平有效的同步置数输入端;EP和ET是两个使能输入端;D0、D1、D2、D3是并行数据输入端;Q0、Q1、Q2、Q3是计数器状态输出端;CO是进位信号输出端,当计数到1111状态时,CO为1。表5―9所示的功能表中列出了74163的工作模式：当,CLK上升沿到来时,计数器的四个输出端被同步清零。当,CLK上升沿到来时,计数器的四个输出端被同步置数。当、EP=0、ET=1,CLK上升沿到来时,计数器的四个输出端保持不变,CO输出端也保持不变。

当、ET=0,CLK上升沿到来时,计数器的四个输出端保持不变,CO输出端被置零。当、EP=1、ET=1,CLK上升沿到来时,电路按二进制加法计数方式工作。

2.74160MSI计数器模块

74160是中规模集成8421BCD码同步十进制加法计数器,计数范围是0~9。它具有同步置数、异步清零、保持和十进制加法计数等逻辑功能。74160的国标符号和惯用模块符号分别如图5―31（a）和（b）所示。图5―3174160MSI四位同步十进制加法计数器（a）国标符号;（b）惯用模块符号

74160的是低电平有效的异步清零输入端,它通过各个触发器的异步复位端将计数器清零,不受时钟信号CLK的控制。74160其他输入、输出端的功能和用法和74163的对应端相同。

表5―10是74160的功能表,它和表5―9所示的74163功能表基本相同。不同之处为:74160是异步清零而74163为同步清零;74160是十进制计数而74163为二进制计数。74160的时序图如图5―32所示。表5―1074160MSI四位同步十进制加法计数器功能表图5―3274160MSI四位同步十进制加法计数器的时序图

3.74191MSI计数器模块

74191是中规模集成四位单时钟同步二进制加/减可逆计数器,计数范围是0~15。它具有异步置数、保持、二进制加法计数和二进制减法计数等逻辑功能。图5―33（a）和（b）分别是它的国标符号和惯用模块符号。图5―3374191MSI四位单时钟同步二进制加/减可逆计数器（a）国标符号;（b）惯用模块符号

LD是低电平有效的异步置数控制端。是使能输入端,低电平有效。/D是加/减控制端,当U/D=0时,作加法计数;当U/D=1时,作减法计数。C/B是进位/借位输出端,计数器作加法计数且Q3Q2Q1Q0=1111时,C/B=1,表示有进位输出;计数器作减法计数且Q3Q2Q1Q0=0000时,C/B=1,表示有借位输出。是串行时钟输出端,用于多个芯片的级联扩展,在计数工作模式（=0）下,当C/B=1时,与计数脉冲相同。表5―11为74191的功能表;图5―34是它的时序图。表5―1174191MSI四位单时钟同步二进制加/减可逆计数器功能表图5―3474191MSI四位单时钟同步二进制加/减可逆计数器的时序图器件实例：74SN160异步置0（3）任意进制计数器的构成方法

用已有的N进制芯片，组成M进制计数器，是常用的方法。N进制M进制N>M原理：计数循环过程中设法跳过N－M个状态。具体方法：置零法置数法同步置零和异步置零法例：将同步十六进制计数器74163→十二进制计数器同步置0法，如双线所示，实现如下图所示

异步置0如虚线所示置数法

例：将同步十进制计数器74160接成七进制计数器

同步预置数（如实线箭头所示），进位输出信号C由S9状态译出，所以反向后作为所需的低电平。

N<M①M=N1×N2先用前面的方法分别接成N1和N2两个计数器。N1和N2间的连接有两种方式：a.并行进位方式：用同一个CLK，低位片的进位输出作为高位片的计数控制信号（如74160的EP和ET）b.串行进位方式：低位片的进位输出作为高位片的CLK，两片始终同时处于计数状态例：用74160接成一百进制

例：用两片74160接成一百进制计数器并行进位法串行进位法②M不可分解采用整体置零和整体置数法：先用两片接成M’>M的计数器然后再采用置零或置数的方法例：用74160接成二十九进制

例：用74160接成二十九进制整体置零（异步）整体置数（同步）6.4同步时序逻辑电路的设计方法6.4.1简单同步时序逻辑电路的设计设计的一般步骤一、分析设计要求，找出电路应有的状态转换图或状态转换表1.确定输入/输出变量、电路状态数。2.定义输入/输出逻辑状态以及每个电路状态的含义，并将电路状态顺序进行编号。3.按设计要求实现的逻辑功能画出电路的状态转换图或列出状态转换表。二、状态化简若两个电路状态在相同的输入下有相同的输出，并转向同一个次态，则称为等价状态；等价状态可以合并。

4.用MSI计数器模块构成任意进制计数器

利用MSI计数器模块的清零端和置数端,结合MSI计数器模块的串接,可以构成任意进制的计数器。假设已有N进制的计数器模块,要构造M进制的计数器,当N>M时,只用一个MSI计数器模块即可;当N<M时,必须要用多个MSI计数器模块进行串接。下面分别来讨论这两种情况。

1)已有计数器的模N大于要构造计数器的模M

当已有计数器的模N大于要构造计数器的模M时,要设法让计数器绕过其中的N-M个状态,提前完成计数循环,实现的方法有清零法和置数法。清零法是在计数器尚未完成计数循环之前,使其清零端有效,让计数器提前回到全0状态。

置数法是在计数器计数到某个状态时,给它置入一个新的状态,从而绕过若干个状态。计数器模块的清零和置数功能有同步和异步两种不同的方式,相应的转换电路也有所不同。要让计数器绕过SM状态而从SM-1状态转到另一个状态时,如果是同步清零或同步置数方式,就要在SM-1状态时使计数器的同步清零端或同步置数端有效,这样，在下一个计数脉冲到来时,计数器转为全0状态或预置的状态而非SM状态，如果是异步清零或异步置数方式,则要在SM状态时才使计数器的异步清零端或异步置数端有效,此时，计数器立即被清零或置数,SM状态只会维持很短的时间,不是一个稳定的计数状态。

【例5.1】

用74163构造十五进制加法计数器。

解74163是具有同步清零和同步置数功能的四位二进制加法计数器,它的计数循环中包含16个状态,因此又称十六进制计数器。用74163构造十五进制加法计数器就是要提前一个状态结束计数循环,使状态1110的下一个状态改为0000而非原来的1111,如图5―35所示。

图5―35十六进制加法转换为十五进制加法的状态转换示意图由于74163同时具有清零和置数功能,因此既可以采用清零法也可以采用置数法。如果采用清零法,当状态为1110时,要使74163的同步清零输入端CLR变为低电平,当下一个脉冲到来时,计数器被清零,回到0000状态。此时，清零输入端CLR变回高电平,计数器又回到计数工作模式重新开始计数。用清零法将74163构造成十五进制加法计数器的电路连接图如图5―36（a）所示。如果采用置数法,当状态为1110时,要使74163的同步置数输入端LD变为低电平,并行数据输入端D0、D1、D2、D3都接0,当下一个脉冲到来时,计数器被置为0000状态。此时，置数输入端LD变回高电平,计数器又回到计数工作模式重新开始计数。用置数法将74163构造成十五进制加法计数器的电路连接图如图5―36（b）所示。图5―36用74163构造十五进制加法计数器（a）同步清零法;(b)同步置数法

【例5.2】

用74160构造八进制加法计数器。

解:74160是具有异步清零和同步置数功能的十进制加法计数器,它的计数循环中包含10个状态。因此,用74160构造八进制加法计数器时,要使它提前两个状态结束计数循环,使状态0111的下一个状态改为0000而非原来的1000,如图5―37所示。图5―37十进制加法转换为八进制加法的状态转换示意图如果采用清零法,由于74160是异步清零,即当清零输入端变为低电平时,计数器马上被清零,回到0000状态,而无需等到下一个脉冲到来。因此,应该在1000状态而非0111状态时使清零输入端为低电平。如果在0111状态时清零输入端为低电平,则0111状态只能维持很短的时间而不能作为一个稳定的有效计数状态。用清零法将74160构造成八进制加法计数器的电路连接图如图5―38（a）所示。如果采用置数法,由于74160是同步置数,当状态为0111时,就要使74160的置数输入端变为低电平。图5―38（b）所示为用置数法将74160构造成八进制加法计数器的电路连接图。图5―38用74160构造八进制加法计数器（a）异步清零法;(b)同步置数法

2)已有计数器的模N小于要构造计数器的模M

当已有计数器的模N小于要构造计数器的模M时,如果M可以表示为已有计数器的模的乘积,则只需将计数器串接起来即可,无需利用计数器的清零端和置数端;如果M不能表示为已有计数器的模的乘积,则不仅要将计数器串接起来,还要利用计数器的清零端和置数端,使计数器绕过多余的状态。

【例5.3】

用74160和74163构造一百六十进制计数器。

解:74160的模为10,74163的模是16,两者的乘积正好为160,因此可以直接将一个74160和一个74163连接起来实现一百六十进制计数器。连接方法有串行进位和并行进位两种,分别如图5―39和图5―40所示。图5―39串行进位连接方式图5―40并行进位连接方式

【例5.4】

用74163构造二百进制计数器。

解:74163的模为16,将两片74163连接起来可以构成二百五十六进制计数器。要构造二百进制计数器,必须让计数器绕过56个多余的状态,使计数器从全0状态开始计数,即经过输入200个计数脉冲后,重新回到全0状态。可以采用整体清零或整体置数方法。由于74163的清零和置数功能是同步方式的,因此要在计数199个脉冲后,使两片计数器的清零输入端或置数输入端都有效。图5―41（a）、（b）分别是整体清零法和整体置数法的电路连接图。由图中可知,当计数器计数到第199个脉冲时,状态为11000111,此时与非门G的输出变为低电平,