微型计算机接口与通讯第五章

微机原理制作者：张幸在此幻灯片插入公司的徽标从“插入”菜单选择图片找到徽标文件单击“确定”重新设置徽标大小单击徽标内任意位置。徽标外部出现的方框是“调整控点”使用这些重新设置对象大小如果在使用尺寸调整控点前按下shift键，则对象改变大小但维持原比例。第五章存储器第一节存储器概述第二节随机存取存储器第三节只读存储器第四节CPU与存储器连接

一、存储器的分类

主存：速度快，容量小，价格高辅存：速度慢，容量大，价格低第一节存储器概述内存储器（主存）：用来存放当前运行的程序数据外存储器（辅存）：存放暂时不运行的程序数据存储器1、按用途分类

2、按存储介质分类存储器光存储器光盘磁表面存储器半导体存储器软磁盘硬磁盘盒式录音带ROMRAM可编程PROM掩膜ROMPROMEPROMEAROM双极型MOS型动态RAM静态RAM

ROM只读存储器只能读，不能写，断电后信息不会丢失，属非易性存储器1、掩膜ROM：由生产厂商用掩膜技术将程序写入其中，适用于大批量生产2、可编程ROM（PROM或OTP）：由用户自行写入程序，一旦写入，不能修改，适用于小批量生产3、可擦除可编程ROM（EPROM）：可由用户自行写入写入后，可用紫外线光照擦除重新写新的程序，适用于科研4、电可擦除ROM（EEPROM）：可用电信号擦除和重新写入的存储器，适用于断电保护5、闪存(FlashMemory)电可擦除,反复使用,速度块,灵活性好,集RAM和EEPROM优点

RAM随机存取存储器既能读，又能写，断电后信息会丢失，属易失性存储器RAM用于存放各种现场的输入输出程序，数据，中间结果1、静态RAM（SRAM）：利用半导体触发器两个稳定的状态表示0或1双极型的SRAM：用晶体管触发器作为记忆单元

MOS管的SRAM：由6个MOS管作为记忆单元双极型速度快，MOS管速度慢，不需要刷新2、动态RAM（DRAM）：利用MOS管的栅极电容保存信息，即电荷的多少表示0和1。动态RAM需要进行刷新操作

存储器的主要性能指标1、存储容量：一个基本存储器能汇集的最大信息量

存储器的容量=地址寄存器的编址数*存储字的位数2、存储速度存取时间TA：从存储器接到读或写命令到从存储器读出或写入的时间称为存储时间存储周期TM：两个独立存储操作之间的最小时间间隔3、价格：存储器的价格正比于容量，反比于存储时间4、存储器的可靠性MTBF越大，可靠性越高第二节随机存取存储器一、静态RAM1.静态RAM的结构2.静态RAM的实例

地址反向器X译码器驱动器A0A1A2A3A412313212313232*32=1024存储单元132I/O电路Y译码器A5A6A7A8A9地址反相器输出驱动器控制电路输入读/写CS1232

1.静态RAM的结构

存储体：大量记忆二进制信息的存储单元有规则的结合。32*32*存储字=1024存储单元片选信号：表示存储器是否工作读信号：表示存储器的操作为读操作写操作：表示存储器的操作为写操作一唯译码：每一字选线选中存储单元二唯译码：X，Y译码，X，Y相交处选中一单元地址译码器：接受地址信息经译码选中相应单元地址译码读写控制电路：接受CPU控制信息，决定存储器操作控制信号I/O电路：接受读、写命令，控制数据流向2.静态RAM的实例21141K*410条地址线，4条数据线61162K*811条地址线，8条数据线62648K*813条地址线，8条数据线6212816K*814条地址线，8条数据线6225632K*8628128128K*8

二、动态RAM1.动态RAM的结构2.动态RAM的实例

动态RAM：利用MOS管的栅极电容保存信息动态RAM集成度高、成本低、耗电少，且必须定时刷新。动态RAM有4管动态RAM，3管动态RAM，单管动态RAM。动态RAM为提高集成度，减少引脚的封装数，地址线分成行地址，列地址1.动态RAM的结构刷新地址计数器地址多路开关刷新定时器仲裁电路定时发生器读/写RASCASWR

DRAM地址地址总线CPU

地址多路器：把CPU行地址，列地址分两次送DRAM刷新定时器：完成对DRAM芯片进行定时刷新刷新地址寄存器：提供刷新地址寄存器（DRAM的刷新是一行一行的，不是一个单元一个单元进行）仲裁电路：当CPU访问存储器的请求和定时刷新请求同时产生时，有仲裁电路决定优先级定时发生器：提供DRAM所需的行地址选通信息RAS，

列地址选通信息CAS，写信号WE

2164A0~A7DinCASncWEVccGND2164逻辑关系图DoutRAS2.动态RAM例子Intel2164是64K*1的DRAM芯片，内部有4个128*128基本存储电路矩阵。2164逻辑关系如下：A0—A7：地址线WE—读写控制线；

WE=0为写入，WE=1为读出RAS—行选通信号；CAS—列选通信号；Din—数据输入；Dout—数据输出；

三、高速缓冲存储器1、Cache、主存、辅存三者关系2、Cache的组成3、Cache的结构4、Cache数据更新

Cache技术：把主存储器看成高速缓冲器而设置的小容量的局部存储器局部性原理：时间局部性、空间局部性1、Cache、主存、辅存关系

CPUCacheSRAM主存DRAM辅存硬盘Cache控制器DRAM控制器提高速度提高容量2、Cache的组成组成：存放主存储器的数据存放该数据在主存的地址3、Cache的结构Cache的结构分为全相联Cache，直接映象Cache

组相联Cache全相联Cache：允许主存中每一字块映象到Cache存储器任一字块位置上直接映象Cache：主存与Cache中字块的对应关系可用函数描述j=imod2j为Cache字块号，i为主存字块号组相联Cache：组相联Cache和全相联Cache折中，每组Cache采用直接映象，组之间用全相联c

主存储器0块1块…15块…2047块0块1块…15块标记标记标记Cache11位全相联Cache

0块1块…15块16块17块…31块…2032块2033块…2047块０区1区127区…0块1块…15块标记标记标记Cache7位主存储器直接映象Cache

0块1块2块3块…14块15块标记标记Cache8位标记标记标记标记０组1组7组0块1块…７块８块９块…１５块…2040块2041块…2047块255组1组0组组相联Cache4、Cache数据更新通写法：Cache中数据一经修改，立即写回主存储相关存储块实现简单，但对主存操作频繁回写法：当Cache中数据被其他数据块替换时，才将Cache写回主存。5、置换策略随机法先进先出FIFO最近最少使用法第三节只读存储器1、只读存储器的类型2、只读存储器的实例

只读存储器：只能读，不能写，断电后信息不丢失，是一种非易失性存储器用于存放固定的程序，如系统启动程序，常驻内存的监控程序，固定不变的参数，字库

1、只读存储器的类型只读存储器可分为以下几种：掩膜ROM可编程ROM（PROM）可擦除的PROM（EPROM）电可擦除的ROM（EEPROM）闪存（FLASHMEMORY）

2、EPROM的实例27162K*827324K*827648K*82712816K*82725632K*8

2764A0A12～CEPGMOED0D7～2764逻辑关系图2764引脚排列图地址线A0~A1213根数据线D0~D78根片选CS读允许OE编程脉冲PGM

2764的工作模式信号VCCVPPCEOEPGMD7~D0读方式+5V+5V低低低输出编程方式+5V+25V高高正脉冲输入校验方式+5V+25V低低低输出备用方式+5V+5V无关无关高高阻未选中+5V+5V高无关无关高阻第四节CPU与存储器连接存储器和CPU的连接有三部分：地址线连接数据线连接根据CPU的数据线的宽度和选用的存储器的宽度决定几个存储器同时工作控制线连接用CPU的读、写信号控制存储器的读写片内地址直接加到CPU地址线片外地址通过译码选中

完成CPU和存储器连接时要注意：系统总线的负载能力时序匹配问题一、存储器的地址选择1、线性选择方式2、全译码选择方式3、部分译码选择方式存储器的地址选择是指：CPU通过地址线选择某芯片中的某一个存储单元，并对其进行读、写操作。

1.线性选择方式选择高位地址线作为片选信号例：RAM芯片容量INTEL6264（容量为8K*8），要求用2片静态RAM的芯片6264组成16K*8的存储器系统。

A0~A12A0~A12A13A0~A12CS6264D0~D7A0~A12CS6264D0~D7D0~D7D0~D7用A13作片选M/IO

用A13作片选，其地址分布1#2#1#2#00000H~01FFFH02000H~03FFFH04000H~05FFFH06000H~07FFFH

用A14作片选，其地址分布1#1#2#2#00000H~01FFFH02000H~03FFFH04000H~05FFFH06000H~07FFFH

ROM（2）CSROM（1）CSRAM（1）CSRAM（2）CSRAM（3）CSA10~A0A11A12A13A14A1507800H07FFFH0B800H0BFFFH0D800H0DFFFH0E800H0EFFFH0F000H0F7FFH适用：存储器容量不大，所使用的存储芯片数量不多，而CPU寻址空间远远大于存储器容量时的场合。线选法特点：优点是连线简单，片选控制无需专门的译码电路。两个缺点，一是导至地址重叠，二是整个存储器地址分布不连续，使可寻址范围减小。给编程带来麻烦。

2.全译码选择方式：对全部地址总线进行译码例：假设一个微机系统的RAM容量为4K字节，采用1K*8的RAM芯片，安排在64K空间的最低4K位置

A15~A10A0~A9A0~A9A0~A9A0~A9A0~A9D0~D7D0~D7D0~D7D0~D7D0~D7CSCSCSCSWEWEWEWEWR6：64译码器0123M/IO

特点：全译码法可以提供对全部存储空间的寻址能力，存储器的地址是连续且唯一确定的，即无地址间断和地址重叠现象。电路较复杂，特别是地址范围较大时

3.部分译码选择：将高位地址中几位经过译码后作为片选信号，这是线选和全地址译码方式的组合74LS138VccY0Y1Y2Y3Y4Y5Y6

ABCG2AG2BG1Y7GND74LS138功能表

A0~A10D0~D7A0~A10D0~D7CSWEA0~A10D0~D7CSWEA0~A10D0~D7CSWEA0~A10D0~D7CSWEWR采用A11，A12，A13译码，地址有重叠Y0Y1Y2Y3A13A12A11

M/IO74LS138G1G2G3CBAA15A14

A16~A19浮空

A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CBA0000000000000

11111111111000第一片G2G30000000000000

1111111111100000000000

1111111111100000000000

11111111111第二片第三片第四片00000010100110000H07FFH0800H0FFFH1000H17FFH1800H1FFFH地址分配

虽然仍有地址重叠现象,但不会出现两块芯片地址同时选中。在大地址空间设计小容量存储器，常采用这种方式，电路简单。二、数据线及控制线连接控制线：ROM读信号

RAM读、写信号数据线：80888位宽808616位宽考虑奇，偶选择

1.ROM接口方式A0~A12AB0~AB12译码器MCEOERDDOUTA13~D0~D7A13~A0~A12AB0~AB12译码器MRDCEOEDOUTD0~D7A0~A12

译码器MRDAB0~AB12CEOEDOUTA13~A0~A12D0~D7SRAM

A0--AnD0-D7CEOEWEAB0-ABnDB0-DB7

高位ABRD

WRM译码器2.SRAM的接口特性SRAM

A0--AnD0-D7CEOEWEAB0-ABnDB0-DB7

高位AB译码器MRDWR例：要求用4KB的EPROM芯片2732，8KB的RAM芯片6264，译码器74LS138构成8K字ROM和8K字RAM的存储器系统。系统配置用最小模式2732芯片4片6264芯片2片如果是8086系统则要考虑把存储器分成奇体和偶体

8086A1~A19奇地址512K*8

D7~D0偶地址512K*8

D7~D0D15~D8

D7~D0SELA0~A18SELA0~A18A0BHE1＃00000～01FFFH2＃02000～03FFFH3＃04000～07FF