第4章 组合逻辑电路 上课

第4章组合逻辑电路

逻辑电路分为组合逻辑电路与时序逻辑电路两类，本章介绍组合逻辑电路，内容包括组合电路分析、各种集成组合电路部件和组合电路设计。4.1组合逻辑电路的一般问题组合逻辑电路特点:其任意时刻的输出仅是该时刻输入信号的逻辑函数逻辑门电路之间的连线只能是前级逻辑门的输出与后级逻辑门的输入相连接。a1，a2，…，an表示输入变量，y1，y2，…，ym表示输出变量，输出与输入间的逻辑关系可以用一组逻辑函数表示：Y=F（A）可以使用真值表、卡诺图、逻辑图或是逻辑函数式来描述组合电路。4.2组合电路分析①分析组合电路的逻辑功能；②分析组合电路输入输出波形之间的关系，以及组合电路的电特性。4.2.1组合电路的逻辑功能分析【例4-1】试分析图4-2所示组合电路的逻辑功能。解：ABCY00010011010101101000101011001110逻辑功能：由真值表可知，该电路是数值检测电路，如果数值小于3，该电路输出1，否则输出0。真值表【例4-2】试分析图所示组合电路的逻辑功能。解：首先从输入开始逐级写出各级逻辑函数式，然后写出输出Y的逻辑函数式：素数判别电路，当素数出现在电路输入端时，电路输出Y=1

【例4-3】对于图（a）所示电路与图（b）所示的输入波形，试画出该电路的输出波形。解：首先由电路图得到输出Y的函数式为：ABCY00010011010101111001101011001110在输入A、B、C的波形上标记电平值，然后由真值表，画出输出Y的波形如图4-3（c）所示。真值表1001011101010110001011101010004.2.3组合电路的延迟时间分析传输延迟____组合电路中输入变量变化与其引起输出变量变化之间的时间差.传输延迟与电路复杂性、门电路的驱动能力、温度、芯片电压有关。tPLH是门电路低电平到高电平的传输延迟时间，tPHL是高电平到低电平的传输延迟时间

平均传输延迟时间tPD：对于图（a）所示与门:不考虑门电路的延迟，则输出波形如图（b）所示；若采用平均传输延迟时间tPD则有图（c）所示的传输延迟时间；图（d）显示的是分别采用tPLH和tPHL参数的传输延迟时间。逻辑系列传输延迟tPD（ns）每门功耗（mW）说明74001010标准TTL74H00622高速TTL74L00331低功耗TTL74LS009.52低功耗肖特基TTL74S00319肖特基TTL74ALS003.51.3先进低功耗肖特基TTL74AS0038先进肖特基TTL74HC0080.17高速CMOS表4-3所示的是不同系列与非门的延迟时间与功耗表表4-4显示的是74LS系列部分门电路的传输延迟时间芯片功能tPLH（ns）tPHL（ns）典型最大典型最大74LS04非门915101574LS00与非门915101574LS02或非门1015101574LS08与门815102074LS32或门14221422【例4-4】试推导图所示组合电路的传输延迟时间。图中非门为74LS04，与非门为74LS00。

ABCY00000011010001101001101111011110组合电路的最大延迟时间就是级数最多路径上各级门最大延迟时间之和。4.2.4组合电路的电特性分析（1）各个门之间的噪声容限

噪声容限与芯片系列有关，不同系列的芯片噪声容限不同。为方便使用，常用系列在5

V电源电压下的噪声容限表与最大输入输出电流总结如表所示参数74TTL74LS74HC74HCT4000BVIHmin（V）2.02.03.52.03.33VOHmin（V）2.42.74.94.94.95VNH（V）0.40.71.42.91.62VILmax（V）0.80.81.50.81.67VOLmax（V）0.40.50.10.10.05VNL（V）0.40.31.40.71.62IIHmax（mA）4020111IILmax（mA）-1600-400-1-1-1IOHmax（mA）-0.4-0.4-4-4-0.51IOLmax（mA）168440.51（2）电源电流与功耗不同系列、不同门电路的电源电流都是不同的，几种74LS系列门电路的最大电源电流如表所示。芯片功能最大电源电流（mA）最大平均电源电流（mA）ICCHICCLICCmax74LS002输入与非门1.64.4374LS022输入或非门3.25.44.374LS04非门2.46.64.574LS08四3输入与门4.88.86.874LS10三3输入与非门1.23.32.2574LS32四2输入或门6.29.88

TTL门的功耗为最大平均电源电流乘以门的电源电压：PDmax=ICCmax

VCC

CMOS器件，静态电流很小，都在微安级主要功耗为动态功耗，动态功耗由内部功耗PT与负载功耗PL两部分组成。【例4-5】图示单片机引脚经过74LS04与74LS10门电路组成的2线-4线译码器驱动发光二极管的电路。由单片机数据手册:VIHmin=0.6VCC，VILmax=0.2VCC，VOLmax=0.7

V（IOL=20

mA），VOHmin=4.2

V（IOH=20

mA）。发光二极管管:压降VD=1.6

V，工作电流ID=5

mA。图中VCC=+5

V。试分析各个芯片的噪声容限、驱动能力。①单片机驱动74LS04芯片，噪声容限与驱动能力:

高电平噪声容限：VNH=4.2-2=2.2

V74LS04输入引脚的高电平输入电流IIH=20

µA，单片机的驱动能力为20

mA，因此高电平驱动能力足够。

低电平噪声容限：VNL=0.8-0.7=0.1

V74LS04输入引脚的低电平输入电流IIL=400

µA，单片机的低电平驱动能力为20

mA，因此低电平驱动能力足够。74LS系列门的扇出扇出是连接到一个门输出端的同类门输入端个数。

74LS系列门的输入低电平电流IILmax=

-0.4

mA，74LS系列门的输入高电平电流IIHmax=20

uA，保证输出电压小于VOLmax，输出电流最大值为IOLmax8

mA。保证输出电压大于VOHmin，输出电流最小值为IOHmax-0.4

mA。

低电平扇出:

NL=

8mA/0.4

mA=20高电平扇出:

NH=

0.4

mA/20

uA=20②74LS04驱动74LS10:都属于74LS系列芯片，因此噪声容限能够满足要求。图中74LS04各输出引脚驱动的输入端数最大为4个，远小于74LS系列芯片的20个扇出能力。③74LS10输出驱动发光二极管题目要求发光二极管电流ID=5

mA，二极管限流电阻R计算：R=（VCC-VD-VOL）/ID=（5

V-1.6

V-0.5

V）/5

mA=580Ω可以实际取值560Ω。【例4-6】试分析图示电路的最大电源电流与静态功耗。74LS04的每个芯片的平均电源电流为ICCmax=4.5

mA，74LS10的每个芯片的平均电源电流为ICCmax=2.25

mA。该组合电路中的门电路部分的最大电源电流Ig为Ig=1×（4.5

mA）+2×（2.25

mA）=4.5

mA+4.5

mA=9

mA发光二极管部分的最大电流Id为4×（5

mA）=20

mA最大电源电流为Imax=Ig+Id=9

mA+20

mA=29

mA该电路的最大静态功耗为PDmax=Imax·VCC=29

mA×5

V=145

mW4.3组合电路部件4.3.1编码器编码——即不同事物用不同的二进制码表示。

编码器——对每一个输入信号都有一个相对应二进制数码输出的器件。若编码器有2n个输入，则应该有n个输出。

1．十进制数-BCD编码器即10线-4线编码器十进制数4位编码输出（BCD）A3

A2

A1A001234567890000000100100011010001010110011110001001当输入的十进制数中如果只有一个数字具有高电平时，则输出对应数字的BCD编码。真值表逻辑函数式：A3=8+9A2=4+5+6+7A1=2+3+6+7A0=1+3+5+7+92．十进制数-BCD优先编码器74LS147具有优先编码功能，在同时输入多个数字时，只对最大数字进行编码。该编码器具有9个低电平有效的输入端，没有0输入端，当所有9个输入都无效时就是对0进行编码；具有4个低电平有效的输出端。输入输出123456789DCBA1××××××××01×××××××011××××××0111×××××01111××××011111×××0111111××01111111×011111111011111111100111111111100001111110011001101010101074LS147的输出是低电平有效的BCD码74LS14774LS147的典型应用电路，该电路可以将0～9十个按键信号转换成低电平有效的BCD编码输出，可以输出任何按键按下的信号Y。当按键按下时，信号Y=1，否则信号Y=0。虽然按键0的信号未进入74LS147，但是当按键0按下时，按键按下信号Y=1，同时编码输出1111，这就相当于0的编码是1111。74LS1473．8线-3线优先编码器74LS148该编码器的输入与输出都是低电平有效输入输出EI01234567A2A1A0GSEO1000000000×1×××××××0×1××××××01×1×××××011×1××××0111×1×××01111×1××011111×1×0111111×10111111111000011111100110011110101010111000000001011111111①输入信号低电平有效，当多个输入有效时，对最大输入数字进行优先编码。②输出信号为低电平有效的3位二进制编码。③输入端EI是片选端，当EI=0时，编码器输出编码，否则编码器输出全为高电平。④输出信号GS=0表示编码器工作正常，而且有编码输出，这表明编码器正在输出编码信号。⑤输出信号EO=0表示编码器正常工作但是没有编码输出，EO=1表示有编码输出，常用于编码器级联。用两片74LS148组成16线-4线编码电路。高8位低8位※高8位优先编码。高8位编码时，其GS=0,EO=1,编码器工作正常，输出编码信号。此时，低8位不进行编码，因其EI=1。Y3=1※高8位没有信号申请编码时，其GS=1,EO=0，高8位输出全部为高电平。Y3=0此时，低8位EI=0，可以编码输出。高8位编码器74LS148（2）的输出信号EO与低8位编码器74LS148（1）的输入信号EI相连，表示只有高8位没有编码输出时，低8位才能输出编码；例如，输入11110×××

××××××××0111111100011011输出编码为1011，是高电平有效的编码编码Y3Y2Y1Y001234567891011121314150000000011111111000011110000111100110011001100110101010101010101114.3.2译码器1．译码器原理

将输入二进制代码转换成与代码对应的高、低电平或是另外一种代码的电路称为译码器（Decoder），译码器与编码器的功能相反。对于每一个可能的输入，只有一个输出为1，或者说，每一个输出对应着一个输入信号的最小项。

译码器一般译码器2．3线-8线译码器74LS138输入输入端输出使能端G1

C

B

A×10

×1010101010101010××××××00000101001110010111011111111111111111111111111011111101111110111111011111101111110111111011111101111111

74LS138内部结构

74LS138构成的数据分配器电路图中G1作为数据输入端（同时使），把输入C、B、A作为选择端，则可以把G1端输入的信号I送到一个由选择端指定的输出端【例4-7】用两个3线-8线译码器组成4线-16线译码器，要求把输入信号A3、A2、A1、A0译成16个低电平信号D0～D15，并使该译码器具有片选使能信号EN。U1U2U1U2ENA3A2A1A0输出00000000000000000000000011111111000011110000111100110011001100110101010101010101D0D1D2D3D4D5D6D7D8D9D10D11D12D13D14D153．7段数码显示译码器（1）采用发光二极管的7段数码管

7段数码管由发光二极管组成，发光二极管的管压降在1.6～1.8

V之间，最大电流不超过30

mA，响应时间约为0.1

us，在室内光线情况下，10

mA电流就可以获得足够的亮度。数码管又根据发光二极管的连接方式分为共阳数码管和共阴数码管。显示字形图外形内部连线共阳数码管共阴数码管（2）用于共阳数码管的译码电路7446/LS47

采用集电极开路输出，具有试灯输入、前/后灭灯控制和有效低电平输出，最大输出驱动电压：7446为30

V，LS47、LS247为15

V，吸收电流7446为40

mA，LS47为24

mA。共阳数码管的译码电路7446/LS47的符号(图a)该译码电路对应BCD输入，输出数字0～9，而对于大于数值9的输入，输出该译码器功能表确定的图形(图b)。十进制或功能输入输入/输出输出DCBAabcdefg显示01100001ononononononoff011×00011offononoffoffoffoff121×00101ononoffononoffon231×00111ononononoffoffon341×01001offononoffoffonon451×01011onoffononoffonon561×01101onoffononononon671×01111onononoffoffoffoff781×10001ononononononon891×10011ononononoffonon9101×10101offoffoffononoffon输出特定

符号（见

图4-17（b））111×10111offoffononoffoffon121×11001offonoffoffoffonon131×11011onoffoffonoffonon141×11101offoffoffonononon151×11111offoffoffoffoffoffoff××××××0offoffoffoffoffoffoff灭灯1000000offoffoffoffoffoffoff0×××××1ononononononon8（亮灯）共阳数码管的译码电路7446/LS47的功能表

该译码器有4个控制信号：灯测试端，动态灭灯输入，灭灯输入/动态灭灯输出:所有各段都灭功能：当作为输入端使用时，若=0，则不管其他输入信号，输出各段都灭。各段都灭检测功能：当作为输出端使用时，若输出0，表示各段已经熄灭。所有各段都亮功能：当=1或开路而=0时，所有各段都亮，该功能用于测试各段的工作情况。灭0功能：当=0，同时A、B、C、D信号为0，而=1时，所有各段都灭，同时输出0，该功能是灭0。显示功能：若使=1或开路，=1或开路，=1时，按照功能表显示输入数字为0～15对应的图形，并且不灭0。7446与共阳数码管的连接

图中电阻R为限流电阻，数码管的电流一般取5～10

mA。7446是OC输出，电源电压可以达到30

V，吸收电流40

mA共阳极数码管（3）用于共阴数码管电路74LS48

74LS48采用高电平有效输出，具有试灯输入、前/后沿灭灯控制，灌电流负载能力为6.4

mA。74LS248与74LS48电特性基本相同，只是显示6时，LS248的a段亮，显示9时，LS248的d段亮。74LS48输出拉电流能力小（0.4

mA），灌电流能力大（6.4

mA），所以一般都要外接上拉电阻推动数码管，LS48译码器的典型使用电路见图4-24。图4-244．液晶显示器

分段式液晶显示器也是常用的显示器件图（a）.

正常情况下在前玻璃板与背板之间充满液晶的段是透明的，但是当3～15

V的交流电压加在前玻璃板段电极与背板电极之间时，液晶分子紊乱变成不透明呈现黑色。

液晶工作时需要加40～60

Hz的交流信号。当输入信号Vi为低电平时，异或门输入时钟信号CLK与其输出信号同相位，所以液晶电极之间没有电压；这时液晶分子排列整齐，液晶呈现透明状态，不能看到字段，这种情况如图（b）所示；当输入信号Vi为高电平时，输入异或门的时钟信号CLK与其输出信号之间相位差180°，形成交流电压，液晶分子受电场作用排列混乱，呈不透明状态，在外界光线照射下可以看到字段，这种情况如图（c）所示。使用4511芯片的液晶7段显示电路。异或门采用四2输入异或门4070，时钟频率取50

Hz。当输入BCD码信号时，经过译码器输出7段信号，对应段的驱动器输出高电平，经过异或门，交流电压加在对应段上，使其液晶排列混乱，呈现不透明状态。图中4511是具有锁存器的BCD-7段锁存/译码/驱动器，输出高电平有效。4511电源电压的范围为3～15

V，在5

V电源时，输出高电平VOH为3.54

V时，驱动电流为IOH为25

mA。5．译码器实现逻辑函数由于译码器输出所有输入信号的最小项，若输入变量为n，则有2n个最小项，因此可以用附加的或门选择需要的最小项组成输入变量不大于n的逻辑函数。【例4-8】试用74LS138实现多输出逻辑函数式。解：函数式可以变换为：Y1Y2例:某组合逻辑电路的真值表如表所示，试用译码器和门电路设计该逻辑电路。解：写出各输出的最小项表达式，再转换成与非-与非形式:用一片74138加三个与非门就可实现该组合逻辑电路。可见，用译码器实现多输出逻辑函数时，优点更明显。4.3.3数据选择器

从多个输入信号中选择一个作为输出，称为数据选择器（Multiplexers/DataSelectors），常用于把信息从多个数据源点传送到一个终点去的逻辑电路。

1．8输入选择器74LS151集成多路选择器74LS151具有8个输入信号D0～D7，一对互补输出信号Y和W，三个数据选择信号C、B、A和使能信号。输入输出选择选通YWCBA×00001111×00110011×010101011000000000D0D1D2D3D4D5D6D71选择器的输出信号为：有效图两个8选1数据选择器组成的16选1数据选择器电路两个8选1数据选择器组成16选1数据选择器U1U2输入IA3A2A1A0输出YI0I1I2I3I4I5I6I7I8I9I10I11I12I13I14I150000000011111111000011110000111100110011001100110101010101010101I0I1I2I3I4I5I6I7I8I9I10I11I12I13I14I15U1U2图中电路是四2选1选择器74LS157的应用，该电路使用74LS157将2位BCD数据（A0、A1、A2、A3和B0、B1、B2、B3）分时输入到BCD-7段译码器74LS48，经过译码后送入数码管显示。一定频率脉冲信号S加在74LS157的选择端选择BCD信号，同时还通过非门控制数码管的公共阴极以决定数码管的亮灭。这样就可以使数码管交替显示BCD数据，当脉冲频率足够高时，看见两个数码管都在显示数据。S=0，显示A低位；S=1，显示B高位2．用数据选择器实现逻辑函数

数据选择器的输出实际是选择信号与输入信号组成的最小项之和，或者说选择信号的最小项与对应输入信号之间是相与的关系。在实现逻辑函数时，常采用输入信号挑选选择信号最小项的方法（用于逻辑函数的变量数与选择信号的变量数相同的情况）；或是选择信号与对应的输入信号组成最小项的方法（用于逻辑函数的变量数比选择信号的变量数多一个的情况）。【例4-9】用多路选择器74LS151实现函数。解：由于74LS151具有3个选择信号输入端，与要实现的逻辑函数变量数相同，所以要使用输入信号挑选选择信号最小项的方法，就是使输入信号D0=D2=D3=D5=1，其余为0，这样就可以将选择信号的最小项m0、m2、m3、m5保留。10abcY【例4-10】用多路选择器74LS151实现函数：若输入变量A、B和C顺序连接74LS151的3个选择信号端，则可将函数式变换成式：写成最小项形式1实现组合逻辑函数（1）当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接用数据选择器来实现逻辑函数。

例试用8选1数据选择器74151实现逻辑函数：解：将逻辑函数转换成最小项表达式：=m3+m5+m6+m7（2）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。解：将A、B接到地址输入端，C加到适当的数据输入端。例试用4选1数据选择器实现逻辑函数：4.3.4数值比较器

用于比较两个二进制数值大小的逻辑电路称为数值比较器。对两个二进制数A和B进行数值比较，有三种比较结果：A>B、A=B和A<B。1位数值比较器用于比较两个1位二进制数，比较结果见表。输入输出ABA=B

A<B

A>B000110111000100

01100由真值表得到输出逻辑函数式：比较器框图比较输入级联输入输出A3

B3A2

B2A1

B1A0

B0A＞B

A＜B

A=BA＞B

A＜B

A=BA3＞B3A3＜B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3××A2＞B2A2＜B2A2=B2A2=B2A2=B2A2=B2A2=B2A2=B2A2=B2A2=B2A2=B2××××A1＞B1A1＜B1A1=B1A1=B1A1=B1A1=B1A1=B1A1=B1A1=B1××××××A0＞B0A0＜B0A0=B0A0=B0A0=B0A0=B0A0=B0××××××××××××××××××××××××100010××

1110000100010100010100010100010100010001000110从74LS85的功能表可看出，该比较器首先判断A3和B3，再比较A2和B2，然后比较A1和B1以及A0和B0，若它们都相等，就判断级联信号。74LS85的逻辑符号74LS85是集成4位比较器，用于比较、两个数的大小，它还有级联输入端，通过级联输入端可以连接成8位、16位或更高位数的比较器。使用74LS85比较器组成大于4位数值比较器时，要将74LS85比较器级联，使用74LS85组成8位数值比较器图。4.3.5加法器1．加法器工作原理（1）半加器半加器____能对两个1位二进制数进行相加得到和及进位的电路。按二进制运算规则可以得到真值表输入输出ABSC0001101100101001由真值表可以得到如下逻辑函数式：（2）全加器全加器___能对两个1位二进制数相加并考虑低位来的进位，得到和及进位的逻辑电路。低位进位A

B

CI全加和S进位输出CO0000000110010100110110010101011100111111（3）串行进位的多位加法器n个全加器的串联可构成n位加法器，每个全加器实现1位二进制数据全加和，构成方法是依次将低位全加器的进位Cn+1输出端连接到高位全加器的进位输入端Cn。使用4个全加器74LS183构成的4位加法器如图所示。每一位的相加结果都必须等到低一位的进位产生之后才能形成，即进位在各级之间是串联关系，所以称为串行进位加法器。必须等待前级进位才能形成本级的进位和全加和，所以当位数很多时，运算速度会很慢。3（4）先行进位的多位加法器为了提高运算速度，必须设法减小由于进位引起的时间延迟，方法就是事先由两个加数构成各级加法器所需要的进位。先行进位的多位加法器（5）集成加法器74LS283集成加法器74LS283是4位二进制超前进位加法器*2．使用加法器实现减法二进制减法可以通过先求出减数的补码再加上被减数求得。补码的求法为反码加1。例如求1101的补码，首先求1101的反码，为0010，然后再加1，得到0011。

若能将生成函数，变换成输入变量与输入变量相加的形式若能将生成函数，变换成输入变量与常量相加的形式。例：将BCD的8421码转换为余3码输入输出DCBAY3Y2Y1Y000000011000101000010010100110110010001110101100001101001011110101000101110011100用加法器设计组合电路*3．BCD加法器

BCD码只用了4位二进制的10个状态，还有6个无关状态没有使用，所以BCD码相加后还应该去掉无关状态，还原成BCD码。两个BCD码相加，结果可分为三种情况：十进制数二进制数CS3S2S1S08421BCDCS3S2S1S001234567891011121314151617181900000000010001000011001000010100110001110100001001010100101101100011010111001111100001000110010100110000000001000100001100100001010011000111010000100110000100011001010011101001010110110101111100011001情况②当二进制的和为1010、1011、1100、1101、1110、1111时，给和加一个进位，然后再加上0110。判断电路的函数式为，这里S3、S2、S1和S0是加法器输出和。情况③只要保留进位并将和加0110就会得到BCD码。①结果小于9，还是BCD码。如：0011+0101=1000，而BCD码应为1000。②结果大于9，不是BCD码。如：0110+0101=1011，而BCD码应为10001。③结果有进位，不是BCD码。如1000+1001=10001，而BCD码应为10111。4.4组合电路设计

组合电路设计就是用电路图描述实际组合逻辑问题。

组合电路设计方法：逻辑设计法、直接设计法。4.4.1组合电路的逻辑设计法1．逻辑设计法步骤①将实际逻辑问题抽象成真值表。首先分析实际问题，确定输入输出变量之间的逻辑关系。定义变量逻辑状态含义（确定逻辑状态0和1有何实际意义）。列真值表（将所有原因和结果列表）。②根据真值表写逻辑函数式，并化简成最简与或逻辑函数式。③选定门电路类型和型号。④按照门电路类型和型号变换逻辑函数式。⑤根据函数式画逻辑图。【例4-11】设有甲、乙、丙三台电动机，它们运转时必须满足在任何时间必须有而且仅有一台电动机运行，如不满足该条件，就输出报警信号。试设计此报警电路。根据题意可列出真值表。设甲、乙、丙三台电动机分别为A、B、C。电动机运行为1，不运行为0。输出报警信号Y，报警为1，不报警为0。ABCY000001010011100101110111①②根据真值表，写逻辑函数式，并化简③画出逻辑图ABCY000001010011100101110111100101112．组合电路逻辑设计中应该注意的问题（1）输入引脚数的限制当集成器件选定后，应尽量减少集成电路块数和种类。（2）输出能力不够需增加缓冲器，或选用驱动能力大的门电路。（3）选择单门集成电路

要求函数式最简（4）采用可编程逻辑器件实现

注重组合电路的功能与性质4.4.2组合电路的直接设计法直接设计法步骤①清楚地知道所设计组合逻辑电路的功能。②熟悉各种集成组合电路部件的工作原理。③能够读懂集成组合电路部件功能表，清楚地知道其每个引脚功能。④通过思考（可以查阅资料），直接连接电路，实现组合逻辑电路。【例4-13】设计一个8位数码管扫描显示电路。（该电路数据源是8位BCD码）解：8位数码管扫描显示电路需要8位数据源选择电路、7段译码电路、位扫描电路和数码管。根据题目要求，选择共阳数码管，使用7段译码器7446作为译码器，用数据选择器74151选择数据源，用3线-8线译码器74138作为位扫描译码器。CB A741517413800 0选择数据源AY0输出，数码管1显示00 1选择数据源BY1输出，数码管2显示01 0选择数据源CY