第二章-清华数字电子技术第五版阎石课件_第1页
第二章-清华数字电子技术第五版阎石课件_第2页
第二章-清华数字电子技术第五版阎石课件_第3页
第二章-清华数字电子技术第五版阎石课件_第4页
第二章-清华数字电子技术第五版阎石课件_第5页
已阅读5页,还剩75页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

第二章逻辑代数基础逻辑运算:

当0和1表示逻辑状态时,两个二进制数码按照某种特定的因果关系进行的运算。逻辑运算使用的数学工具是逻辑代数。逻辑代数与普通代数:与普通代数不同,逻辑代数中的变量只有0和1两个可取值,它们分别用来表示完全两个对立的逻辑状态。在逻辑代数中,有与、或、非三种基本的逻辑运算。

逻辑:事物的因果关系

逻辑运算的数学基础:逻辑代数

在二值逻辑中的变量取值:

0/1

2.1概述

2.2逻辑代数中的三种基本运算

与(AND)或(OR)非(NOT)以A=1表示开关A合上,A=0表示开关A断开;

以Y=1表示灯亮,Y=0表示灯不亮;

三种电路的因果关系不同:与条件同时具备,结果发生Y=AANDB=A&B=A·B=ABABY0000100011或条件之一具备,结果发生Y=AORB=A+BABY0000110111非条件不具备,结果发生

AY0110几种常用的复合逻辑运算与非 或非 与或非几种常用的复合逻辑运算异或Y=ABABY0000110110几种常用的复合逻辑运算同或Y=A⊙BABY00101000112.3逻辑代数的基本公式和常用公式

逻辑代数又称布尔代数。它是分析和设计现代数字逻辑电路不可缺少的数学工具。逻辑代数有一系列的定律、定理和规则,用于对数学表达式进行处理,以完成对逻辑电路的化简、变换、分析和设计。

逻辑关系指的是事件产生的条件和结果之间的因果关系。在数字电路中往往是将事情的条件作为输入信号,而结果用输出信号表示。条件和结果的两种对立状态分别用逻辑“1”和“0”表示。2.3.1基本公式根据与、或、非的定义,得表2.3.1的布尔恒等式序号公式序号公式101′

=0;0′=110

A=0111+A=121A=A120+A=A3AA=A13A+A=A4AA′=014A+A′=15AB=BA15A+B=B+A6A(BC)=(AB)C16A+(B+C)=(A+B)+C7A(B+C)=AB+AC17A+BC=(A+B)(A+C)8(AB)′=A′+B′18(A+B)′=A′B′9(A′)′=A证明方法:推演真值表交换律:A+B=B+AA·B=B·A结合律:A+B+C=(A+B)+C

A·B·C=(A·B)·C

分配律:A+BC=(A+B)(A+C)A(B+C)=AB+AC

A·1=AA·0=0A+0=AA+1=10、1律:A·A=0A+A=1互补律:重叠律:A+A=AA·A=A反演律:AB=A+B

A+B=A·B摩根定理公式(17)的证明(公式推演法):公式(17)的证明(真值表法):ABCBCA+BCA+BA+C(A+B)(A+C)00000000001000100100010001111111100011111010111111001111111111112.3.2若干常用公式序号公式21A+AB=A22A+A′B=A+B23AB+AB′=A24A(A+B)=A25AB+A′C+BC=AB+A′CAB+

A′C+BCD=AB+A′C26A(AB)′=AB′;A′(AB)′=A′2.4逻辑代数的基本定理2.4.1代入定理

------在任何一个包含A的逻辑等式中,若以另外一个逻辑式代入式中A的位置,则等式依然成立。2.4.1代入定理应用举例:式(17)A+BC=(A+B)(A+C) A+B(CD)=(A+B)(A+CD) =(A+B)(A+C)(A+D)2.4.1代入定理应用举例:式(8)2.4逻辑代数的基本定理2.4.2反演定理

-------对任一逻辑式

变换顺序先括号,然后乘,最后加

不属于单个变量的上的反号保留不变2.4.2反演定理应用举例:2.5.1逻辑函数Y=F(A,B,C,······)------若以逻辑变量为输入,运算结果为输出,则输入变量值确定以后,输出的取值也随之而定。输入/输出之间是一种函数关系。注:在二值逻辑中, 输入/输出都只有两种取值0/1。2.5逻辑函数及其表示方法2.5.2逻辑函数的表示方法真值表逻辑式逻辑图波形图卡诺图计算机软件中的描述方式各种表示方法之间可以相互转换真值表输入变量ABC····输出Y1Y2

····遍历所有可能的输入变量的取值组合输出对应的取值逻辑式将输入/输出之间的逻辑关系用与/或/非的运算式表示就得到逻辑式。逻辑图用逻辑图形符号表示逻辑运算关系,与逻辑电路的实现相对应。波形图将输入变量所有取值可能与对应输出按时间顺序排列起来画成时间波形。卡诺图EDA中的描述方式

HDL(HardwareDescriptionLanguage)

VHDL(VeryHighSpeedIntegratedCircuit…)VerilogHDL EDIF DTIF

。。。

举例:举重裁判电路ABCY00000010010001101000101111011111各种表现形式的相互转换:真值表逻辑式例:奇偶判别函数的真值表A=0,B=1,C=1使

A′BC=1A=1,B=0,C=1使AB′C=1A=1,B=1,C=0使

ABC′=1这三种取值的任何一种都使Y=1,所以

Y=?ABCY00000010010001111000101111011110真值表逻辑式:找出真值表中使Y=1的输入变量取值组合。每组输入变量取值对应一个乘积项,其中取值为1的写原变量,取值为0的写反变量。将这些变量相加即得Y。把输入变量取值的所有组合逐个代入逻辑式中求出Y,列表逻辑式逻辑图1.用图形符号代替逻辑式中的逻辑运算符。逻辑式逻辑图1.用图形符号代替逻辑式中的逻辑运算符。2.从输入到输出逐级写出每个图形符号对应的逻辑运算式。波形图真值表ABCY0000001101010110100010111001111最小项举例:两变量A,B的最小项三变量A,B,C的最小项2.5.3逻辑函数的两种标准形式

最小项之和最大项之积

对于变量的任一组取值,全体最小项之和为1。对于任意一个最小项,只有一组变量取值使得它的值为1;

对于变量的任一组取值,任意两个最小项的乘积为0;0001000000000101000000010001000001000000100001100010000101000001001100000001011100000001三个变量的所有最小项的真值表

最小项的性质

最小项的编号

三个变量的所有最小项的真值表m0m1m2m3m4m5m6m7最小项的表示:通常用mi表示最小项,m

表示最小项,下标i为最小项号。0001000000000101000000010001000001000000100001100010000101000001001100000001011100000001逻辑函数最小项之和的形式:例:利用公式可将任何一个函数化为逻辑函数最小项之和的形式:例:逻辑函数最小项之和的形式:例:逻辑函数最小项之和的形式:例:逻辑函数最小项之和的形式:例:逻辑函数的最小项表达式为“与或”逻辑表达式;在“与或”式中的每个乘积项都是最小项。例1将化成最小项表达式=m7+m6+m3+m5

逻辑函数的最小项表达式:

例2将化成最小项表达式a.去掉非号b.去括号最大项:M是相加项;包含n个因子。n个变量均以原变量和反变量的形式在M中出现一次。如:两变量A,B的最大项对于n变量函数2n个最大项的性质在输入变量任一取值下,有且仅有一个最大项的值为0;全体最大项之积为0;任何两个最大项之和为1;只有一个变量不同的最大项的乘积等于各相同变量之和。最大项的编号:最大项取值对应编号ABC十进制数1117M71106M61015M51004M40113M30102M20011M10000M02.5.4、逻辑函数形式的变换例:从与或式变为与或非式Y=AC+BC′=[(AC+BC′)′]′=[(AC)′(BC′)′]′

=[(A′+C′)(B′+C)]′=[A′B′+A′C+B′C′]′=[B′C′+A′C]′2.6逻辑函数的化简法逻辑函数的最简形式最简与或

------包含的乘积项已经最少,每个乘积项的因子也最少,称为最简的与-或逻辑式。2.6.1公式化简法反复应用基本公式和常用公式,消去多余的乘积项和多余的因子。例:

2.6.1公式化简法反复应用基本公式和常用公式,消去多余的乘积项和多余的因子。例:

2.6.1公式化简法反复应用基本公式和常用公式,消去多余的乘积项和多余的因子。例:

1.逻辑代数与普通代数的公式易混淆,化简过程要求对所 有公式熟练掌握;2.代数法化简无一套完善的方法可循,它依赖于人的经验 和灵活性;3.用这种化简方法技巧强,较难掌握。特别是对代数化简 后得到的逻辑表达式是否是最简式判断有一定困难。 卡诺图法可以比较简便地得到最简的逻辑表达式。代数法化简在使用中遇到的困难:2.6.2卡诺图化简法

逻辑函数的卡诺图表示法实质:将逻辑函数的最小项之和的以图形的方式表示出来以2n个小方块分别代表n变量的所有最小项,并将它们排列成矩阵,而且使几何位置相邻的两个最小项在逻辑上也是相邻的(只有一个变量不同),就得到表示n变量全部最小项的卡诺图。表示最小项的卡诺图二变量卡诺图三变量的卡诺图4变量的卡诺图表示最小项的卡诺图二变量卡诺图三变量的卡诺图4变量的卡诺图表示最小项的卡诺图二变量卡诺图三变量的卡诺图4变量的卡诺图五变量的卡诺图用卡诺图表示逻辑函数将函数表示为最小项之和的形式。在卡诺图上与这些最小项对应的位置上添入1,其余地方添0。用卡诺图表示逻辑函数例:用卡诺图表示逻辑函数

用卡诺图化简函数依据:具有相邻性的最小项可合并,消去不同因子。

在卡诺图中,最小项的相邻性可以从图形中直观地反映出来。合并最小项的原则:两个相邻最小项可合并为一项,消去一对因子四个排成矩形的相邻最小项可合并为一项,消去两对因子八个相邻最小项可合并为一项,消去三对因子两个相邻最小项可合并为一项,

消去一对因子化简步骤:(1)函数化为最小项之和。(2)用卡诺图表示逻辑函数(3)找出可合并的最小项(4)化简后的乘积项相加 (项数最少,每项因子最少)

用卡诺图化简函数卡诺图化简的原则化简后的乘积项应包含函数式的所有最小项,即覆盖图中所有的1。乘积项的数目最少,即圈成的矩形总数最少。每个乘积项因子最少,即圈成的矩形最大。例:0001111001ABC例:000111100011111101ABC例:000111100011111101ABC例:化简结果不唯一例:0001111000011110ABCD例:00011110001001011001111111101111ABCD约束项任意项逻辑函数中的无关项:约束项和任意项可以写入函数式,也可不包含在函数式中,因此统称为无关项。在逻辑函数中,对输入变量取值的限制,在这些取值下为1的最小项称为约束项在输入变量某些取值下,函数值为1或为0不影响逻辑电路的功能,在这些取值下为1的最小项称为任意项2.7具有无关项的逻辑函数及其化简

2.7.1约束项、任意项和逻辑函数式中的无关项约束项:恒等于0的最小项称约束项。如A、B、C表示电动机的正转、反转、停止,有意义的只有3项,Y1=AB`C`;Y2=A`BC`;Y3=A`B`C;其余都是约束项。A`B`C`+A`BC+AB`C+ABC`+ABC=0。既然为0,在函数式中加上或去掉都可以,而不影响总的结果。如Y1=AB`C`+ABC由于ABC恒为0,即不允许ABC=1。任意项:A=1;B=1;C=1;或A=1;B=1;C=0等5种情况下,电路设计为保护状态,自动切断电源,此时在Y1是1还是0都无所谓。Y1=AB`C`+ABC在A=B=C=1的情况下,加上ABC,Y

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论