第一讲 ARM体系结构及ARM指令介绍

ARM体系结构及ARM指令介绍ARM体系结构及发展历史Thumb技术介绍ARM技术基础ARM核及基于ARM核的芯片选择综述ARM指令介绍Thumb指令介绍第一讲

ARM体系结构及发展历史ARM体系结构及发展历史ARM体系结构的发展历史和技术特征

ARM体系结构不同版本的发展概述

ARM体系结构的发展历史和技术特征ARM处理器核因为其卓越的性能和显著优点，已经成为高性能、低功耗、低成本嵌入式处理器核的代名词，得到了众多的半导体厂家和整机厂商的大力支持。世界上几乎所有的半导体公司都获得了ARM的授权，他们结合自身的产品发展，开发具有自己特色的、基于ARM核的嵌入式SoC系统芯片。ARM体系结构的发展历史和技术特征ARM处理器已经占据了绝大部分32、64位高端嵌入式处理器的市场，形成了移动通信、手持计算、多媒体数字消费等嵌入式解决方案事实上的标准。优良的性能和广泛的市场定位也极大地增加和丰富了ARM的资源，加速了基于ARM处理器的面向各种应用的系统芯片的开发和发展，使得ARM技术获得更大的和更加广泛的应用，确立了ARM技术和市场的领先地位。最近十多年来ARM技术突出成果表现在

使用“Thumb”的新型压缩指令格式，使得应用系统开发可降低系统成本和功耗；ARM9、ARM10、“Strong-ARM”和ARM11等系列处理器的开发，显著地提高了ARM的性能，使得ARM技术在面向高端数字音、视频处理等多媒体产品的应用中更加广泛；更好的软件开发和调试环境，加快用户产品开发；更为广泛的产业联盟使得基于ARM的嵌入式应用领域更加广阔；嵌入在复杂SoC中、基于ARM核的调试系统代表着当今片上调试技术的前沿。ARM技术特点现代SoC和处理器核设计的基本原理都在基于ARM核的SoC设计和ARM系列处理器中得到使用；同时ARM自身也开创了一些如“Thumb”指令流的动态解压缩的新处理器设计的概念。普遍使用的3级流水线的ARM核固有的简单性，使其成为实际处理器设计的优秀范例，并得到广泛推广和使用，奠定了ARM的处理器高性能、低功耗和高可靠性的特色，广泛嵌入在复杂的SoC中。本讲的主要内容和目的全面讲述了ARM技术的发展历程、ARM的体系结构的形成及技术特征，对于相关的RSIC体系结构也进行了简述。通过对ARM技术的历史形成过程及ARM技术的全面介绍，使读者能够了解一个优良技术的发展与形成历史，对于从事相关研究也许有所借鉴本讲的内容安排ARM发展的历程 RISC体系结构 ARM体系结构的技术特征ARM体系结构不同版本的发展概述ARM发展的历程第一片ARM处理器是1983年10月到1985年4月间在位于英国剑桥的AcornComputer公司开发1990年，为广泛推广ARM技术而成立了独立的公司20世纪90年代，ARM快速进入世界市场ARM发展的历程在ARM的发展历程中，从ARM7开始，ARM核被普遍认可和广泛使用1995年StrongARM

问世XScale是下一代StrongARM芯片的发展基础ARM10TDMI是ARM处理器核中的高端产品ARM11是ARM家族中性能最强的一个系列ARM发展的历程ARM技术还将不断发展。在嵌入式领域，ARM已取得了极大的成功，造就了IP核商业化、市场化的神话，迄今为止，还没有任何商业化的IP核交易和使用达到ARM的规模。据最新统计，全球有103家巨型IT公司在采用ARM技术，20家最大的半导体厂商中有19家是ARM的用户，包括德州仪器，意法半导体，Philips，Intel等。ARM系列芯片已经被广泛的应用于移动电话、手持式计算机以及各种各样的嵌入式应用领域，成为世界上销量最大的32位微处理器。ARM—

致力于设计数字世界的应用技术ARM6™coreStrongARM®processorThumb®technologyARMHoldingsplclisted

onLSEandNasdaqHighestvolume16/32-bitembeddedRISCprocessorsolutionSecurCore™familyARM7™familyARM9E™familyARM10™familyARM11™familyJazelle®technologyTrustZone™

technologyThumb-2technology19901996 1998 1999 2000 2003 2004OptimoDE™

dataenginesMPCore™RISC体系结构RISC的概念对ARM处理器的设计有着重大影响，最成功的也是第一个商业化的RISC实例就是ARM，因此大家公认RISC就是ARM的别名，而且ARM是当前使用最广、最为成功的基于RISC的处理器。因此在我们讲述ARM技术之前，需要对RISC体系结构、组织结构的基本情况进行全面介绍。什么是计算机体系结构？

计算机体系结构描述：从用户角度看到的计算机属性，计算机的指令集、可见寄存器、存储器管理单元和异常处理模式都是体系结构的一部分。CISC(ComplexInstructionSetComputer)RISC(ReducedInstructionSetComputer)计算机体系结构的发展70年代，先进的半导体加工工艺技术使得在单个芯片上集成的晶体管越来越多；而在当时，微处理器的性能的不断提高主要是依赖于在单个芯片上集成尽可能多的集成晶体管；半导体加工技术是70年代微处理器性能提高的主要因素，而计算机体系结构自身对性能的贡献不太明显。

计算机体系结构的发展微处理器的设计在体系结构级上缺乏独创的思想，特别是体系结构对它的VLSI实现技术的需求方面。处理器的设计者大多是从小型计算机的发展中取得的技术思路，在小型计算机的实现技术中，主要是全部复杂例程所需要的微码ROM占据了较多的芯片面积，而给其它能增强性能的部件没有留下较大的资源。70年代晚期的发展起来的大量的带有小型计算机指令集的单片复杂指令集计算机CISC就是一个例子。

计算机体系结构的发展1980年以前，由于计算机设计的主要趋势是增加指令集的复杂度，许多典型计算机的指令系统已经非常庞大，指令的功能相当复杂。CISC指令集设计的主要趋势是增加指令集的复杂度。而复杂指令集的高性能是以宝贵、有限的芯片面积为代价的。而RISC正是诞生在这种指令集日益复杂的情况下。计算机体系结构的发展指令过于复杂时，机器的设计周期会很长、资金耗费会更大;同时使处理器的设计、验证和日常维护也变得日益繁杂。如Intel8038632位机器耗资达1.5亿美元，开发时间长达三年多，结果正确性还很难保证，维护也很困难。;1975年IBM公司投资亿美元研制的高速机器FS机，最终以“复杂结构不宜构成高速计算机”的结论，宣告研制失败。计算机体系结构的发展CISC存在的多方面的缺点

20％与80％的问题指令复杂度对处理器的VLSI实现性能的影响软硬件的协同设计问题RISC体系结构的发展历史1980年，Patterson和Ditzel完成了一篇题为“精简指令集计算机概述”的开创性论文，在文中全面的提出了RISC的设计思想。RISC的中心思想是精简指令集的复杂度、简化指令实现的硬件设计，硬件只执行很有限的最常用的那部分指令，大部分复杂的操作则由简单指令合成。随后伯克利的研究生完成的RISC处理器原型机（伯克利RISCⅠ、RISCⅡ）性能显著，结果有力的支持了RISC设计的论点。RISC体系结构的发展历史他们开发的RISC比当时的商业CISC处理器简单得多，虽然投入的设计力量也呈数量级减少，但仍然达到了相似的实现性能。RISC思想大幅度提高了计算机性能价格比，随后包括ARM在内的商业化的RISC设计也极大证明了这个想法是成功的。1980年以来，所有新的处理器体系结构都或多或少地采用了RISC的概念。

RISC体系结构的特点指令格式和长度固定，且指令类型很少、指令功能简单、寻址方式少而简单，指令译码控制器采用硬布线逻辑，这样易于流水线的实现，进而获得高性能；由于RISC指令系统强调了对称、均匀、简单，使得程序的优化编译效率更高；大多数指令单周期完成；RISC体系结构的特点分开的load-store结构的存取指令，也只有load-store结构的存取指令访问存储器，而数据处理指令只访问寄存器。而CISC处理器一般允许将存储器中的数据作为数据处理指令的操作数；基于多个通用寄存器堆操作。虽然CISC寄存器组也加大了，但是没有这么大，而且大都是不同的寄存器用于不同的用途（例如，Motorola的MC68000的数据寄存器和地址寄存器）。RISC体系结构的特点RISC体系结构的这些特点极大地简化了处理器的设计，在体系结构的VLSI实现时更加有利于性能提高，对性能提高主要表现在RISC组织结构方面的特点。RISC组织计算机组织描述用户不能看到的体系结构的实现方式。流水线结构、高速缓存、查表（table-walking）硬件以及转换后备缓冲（TLB）都是计算机组织的问题。主要表现在以下方面在体系结构上的VLSI实现，RISC组织结构比CISC结构有着显著的优点：

RISC组织结构显著的优点硬连线的指令译码逻辑；便于流水线执行；单周期执行；

RISC的优点基于RISC体系结构设计的处理器管芯面积小；开发时间短、开发成本低;容易实现高性能。RISC技术历史贡献

结合这些体系结构和组织上的变化，伯克利RISC微处理器有效地摆脱了在处理器设计中性能渐进但无法有根本性改善即陷于性能提高的困惑的问题。在计算机设计技术的发展变化中，60年代初引入的虚拟存储器、Cache和流水线技术是计算机技术发展的里程碑。70年代末、80年代初发展起来的RISC思想是计算机发展历史上又一划时代的里程碑，它大幅度提高了计算机性能价格比。RISC技术历史贡献目前RISC已经在处理器设计中被普遍接受，RISC理论的发展极大的促进了计算机体系结构的发展，许多CISC处理器也采用了RISC设计思想。总结RISC体系结构对微处理器发展的贡献主要为：流水线；高时钟频率和单周期执行。ARM体系结构的技术特征

ARM的体系结构采用了若干BerkeleyRISC处理器设计中的特征，但也放弃了其它若干特征，这些采用的特征为：Load/store体系结构固定的32位指令3地址指令格式

ARM体系结构的技术特征在BerkeleyRISC设计采用的特征中被ARM设计者放弃的RISC的技术特征有:

寄存器窗口延迟转移所有的指令单周期执行ARM体系结构的技术特征最初的ARM设计所最关心的是必须保持设计的简单性。ARM的简单性在ARM的硬件组织和实现上比指令集的结构上体现得更明显。把简单的硬件和指令集结合起来，这是RISC体系的思想基础，但ARM仍然保留一些CISC的特征，并且因此达到了比纯粹RISC更高的代码密度，使得ARM在开始设计中就获得其功耗效率和较小的核面积。本讲的内容安排ARM发展的历程 RISC体系结构 ARM体系结构的技术特征ARM体系结构不同版本的发展概述版本1

ARM体系结构版本1对第一个ARM处理器进行描述，其地址空间是26位，仅支持26位寻址空间，不支持乘法或协处理器指令。基于该体系结构的是第二个ARM处理器，应用在BBC微计算机中的，虽然这种微型计算机制造得很少，但它标志着ARM成为第一个商用单片RISC微处理器。它们也应用在Acorn内部的Archimedes（阿基米德）个人工作站的样机开发中。

乘法指令之外的基本数据处理指令；基于字节，字和多字的存储器访问操作指令（Load/Store）；子程序调用指令BL在内的跳转指令；完成系统调用的软件中断指令SWI。版本2以ARM2为核的Acorn公司的Archimedes（阿基米德）和A3000批量销售，它仍然是26位地址的机器，但包含了对32位结果的乘法指令和协处理器的支持，ARM2使用了ARM公司现在称为ARM体系结构版本2的体系结构。版本2a是版本2的变种，ARM3芯片是采用了版本2a和第一片具有片上Cache的ARM处理器，版本2a增加了合并load和store（SWP）指令，并引入了使用协处理器15作为系统控制协处理器来管理Cache。与版本1相比版本2（2a）增加了下列指令：乘和乘加指令；支持协处理器的指令；对于FIQ模式，提供了额外的影子寄存器；SWP指令及SWPB指令。

版本3版本3的变种版本有版本3G和版本3M。。版本3较以前的版本发生了大的变化，具体的改进如下:地址空间扩展到了32位，但除了版本3G外的其他版本是向前兼容的，也支持26位的地址空间；分开的当前程序状态寄存器CPSR（CurrentProgramStatusRegister）和备份的程序状态寄存器SPSR（SavedProgramStatusRegister），SPSR用于在程序异常中断时保存被中断的程序状态；增加了两种异常模式，使操作系统代码可以方便地使用数据访问中止异常、指令预取中止异常和未定义指令异常；增加了MRS指令和MSR指令用于完成对CPSR和SPSR寄存器的读写。修改了原来的从异常中返回的指令。版本4与版本3相比，版本4增加了下列指令

有符号、无符号的半字和有符号字节的load和store指令。增加了T变种，处理器可以工作于Thumb状态，在该状态下的指令集是16位的Thumb指令集。增加了处理器的特权模式。在该模式下，使用的是用户模式下的寄存器。

版本5相比与版本4，版本5的指令集有了如下的化：提高了T变种中ARM/Thumb混合使用的效率。增加前导零记数（CLZ）指令，该指令可使整数除法和中断优先级排队操作更为有效；增加了BKPT（软件断点）指令；为协处理器设计提供了更多的可供选择的指令；更加严格地定义了乘法指令对条件码标志位的影响。

版本6ARM体系版本6是2001年发布的。新架构V6在降低耗电量的同时还强化了图形处理性能。通过追加有效进行多媒体处理的SIMD功能，将语音及图像的处理功能提高到了原机型的4倍。ARM体系版本6首先在2002年春季发布的ARM11处理器中使用。除此之外，V6还支持多微处理器内核ARM体系结构的演变Thumb指令集（T变种）

支持Thumb指令的ARM体系版本，一般加字符T来表示（如V4T）。目前Thumb指令集有以下两个版本：Thumb指令集版本1，此版本作为ARM体系版本4的T变种；Thumb指令集版本2，此版本作为ARM体系版本5的T变种。ARM体系结构的演变相比与版本１，Thumb指令集的版本2具有以下特点：通过增加新的指令和对已有指令的修改，来提高ARM指令和Thumb指令混合使用时的效率。增加了软件断点（BKPT）指令和更严格地定义了Thumb乘法指令对条件码标志位的影响。ARM体系结构的演变长乘指令（M变种）M变种增加了两条这样的长乘指令：其中一条指令完成32位整数乘以32位整数，生成64位整数的长乘操作；另一条指令完成32位整数乘以32位整数，然后在加上一个32位整数，生成64位整数的长乘加操作。这种长乘的应用场合M变种很适合。ARM体系结构的演变增强型DSP指令（E变种）E变种的ARM体系增加了一些增强处理器对典型DSP算法处理能力的附加指令:几条新的完成16位数据乘法和乘加操作的指令；实现饱和的带符号数的加减法操作的指令。Cache预取指令PLD；E变种首先在ARM体系版本5T中使用，用字符E表示。在早期的一些E变种中，未包含双字读取指令LDRD，双字写入指令STRD，协处理器的寄存器传输指令MCRR/MRRC以及Cache预取指令PLD。这种E变种记作ExP，其中x表示缺少，P代表上述的几种指令Java加速器Jazelle（J变种）ARM的Jazelle