第4章编译项目和生成报表

课程描述：

本章主要介绍绘制原理图后的一些需要继续深入完成的工作，如编译项目及查错、生成报表、打印输出等要求。学会编译项目及查错；学会通过导航面板快速定位元件、浏览违反设计规则信息和网络分布；学会由原理图生成网络表、元件采购报表、项目组织结构文件、项目元件库。

第4章编译项目和生成报表4.1编译项目

原理图中的内容和其它图的内容不同，不是简单的点与线，而是代表着实际的电气意义。编译项目是ProtelDXP检查电路的一个重要手段。它可以检查出一些不应该出现的短路、开路、多个输出引脚短路、未连接的输入引脚等错误。但仅仅通过对项目进行编译不能发现所有的错误，编译只能排除那些显而易见的错误。

在编译项目之前，可以根据实际情况对项目选项进行设置，以便按照我们的要求进行电气检查和生成报告。设置项目选项时，主要设置错误报告类型（ErrorReporting）、电气连接矩阵（ConnectionMatrix）、差别比较器（Comparator）等选项。由于这些参数的设置都有一定的规则，建议初学者不要随便更改。执行菜单命令［Project］/［ProjectOption］，打开项目选项进行设置。点击ErrorReporting标签，可以设置所有可能出现错误的报告类型。点击ConnectionMatrix标签，可以设置各种电气连接的检查报告类型。点击Comparator标签，可以设置比较器的作用范围。

4.1.1设置项目选项

（1）执行菜单命令［Project］/［CompilePCBProject］，系统开始对项目进行编译。并生成信息报告。

（2）Messages信息面板，查看错误信息。（3）根据提示信息找到该错误，加以改正。单击其中的提示信息，系统将自动跳转到原理图中的错误位置处，即可进行修改。

4.1.2编译项目及查错

（1）执行菜单命令［Design］/［Simulate］/［MixedSim］

（2）Messages信息面板，查看错误信息。（3）根据提示信息找到该错误，加以改正。单击其中的提示信息，系统将自动跳转到原理图中的错误位置处，即可进行修改。

4.1.3电气规则检查

电气检查是按照一定的电气规则，检查已绘制好的电路图中是否有违反电气规则的错误。电气检查报告一般以错误(Error)或警告(Warning)来提示。4.1.4、独立原理图电气检查对于不属于任何项目文件的独立原理图是不能进行电气检查规则设置的，但仍可以使用默认规则进行电气规则检查。下面以图2-15所示的电路为例介绍独立原理图的电气检查，独立原理图标志如图2-100所示。执行菜单“项目管理”→“CompileDocument单管放大（最终）.SCHDOC”，系统自动检查电路，并弹出“Messages”对话框，显示违规信息，若没有违规地方，输出的“Messages”对话框为空白。本例中的违规信息如图2-101所示。从违规信息中可以看出来，有三个错误(Error)和1个警告(Warning)，错误在于C1的1脚、C2的1脚和C3的1脚没有驱动信号，警告在于网络NetC2_2没有驱动信号源，以上违规对于电路仿真来说影响很大，而对于PCB设计来说是没有影响的，可以忽略，故本电路没有违反设计规则。4.2、生成网络表参数一般默认，单击确认完成设置

2.生成文档的网络表在生成网络表前，必须在原理图中对所有的元件设置好元件标号（Designator）和封装形式（Footprint）。执行菜单“设计”→“文档的网络表”→“Protel”，系统自动生成Protel格式的网络表，在工作区面板中可以打开网络表文件（*.NET）。

在网络表中，以“[”和“]”将每个元件单独归纳为一项，每项包括元件名称、标称值和封装形式；以“(”和“)”把电气上相连的元件管脚归纳为一项，并定义一个网络名。

3.生成设计项目的网络表对于存在多个原理图的设计项目，如层次电路图，一般要采用生成设计项目网络表的方式产生网络表文件，这样能保证网络表文件的完整性。执行菜单“设计”→“设计项目的网络表”→“Protel”，系统自动生成Protel格式的网络表，在工作区面板中可以打开网络表文件（*.NET）。统计电路原理图的所有元器件。Reports|BillofMaterials4.3生成元件清单表实训电路⑴新建项目文件，将文档另存为“接口电路.PrjPCB”。⑵新建一张电路图，将文档另存为“接口电路.SCHDOC”。⑶绘制接口电路图。设置图纸大小选择为A4，绘制图2-110所示的电路，其中元件标号、标称值及网络标号均采用小四号宋体，完成后将文件存盘。⑷对完成的电路图进行编译校验，若有错误，加以改正，直到校验无原则性错误。⑸生成修改后的电路图的网络表文件，并查看网络表文件，看懂网络表文件的