计算机结构与逻辑设计课件-计逻-安良第二章

2逻辑函数与门网逻辑代数的基本知逻辑代数的基本运求反运算，运算符为“－”"非"运算可表示为F=,AA0110非Y=F＝AB；F=AB；F=A×ABABA×000010100111

001=11 AA=A

AAAAABY与ABYY=上的条件成立，事件便可发生，这种因果关系称之为或逻或逻辑关系用或运算描述。或又称逻辑加，其运算符为“+”，两个变量的或"为BAB000011101111或逻AB00001110111100+1=11

变量与变量相乘规A+0=AA+A=AA+A=1A+A+A=A或Y=与、非、或三种运算的优先顺序为非、与、或复合逻辑运异或：当A,B不同时，输出为1；A,B相同时，输出为 B=AB+Y=A⊙B=AB+AB 设某一电路的输入逻辑变量为A1A2AnF。如果当A1A2An的值确定后，F的值就唯一地被定下来，则F称为A1,A2An,的逻辑函数，记为F=f(A1,A2,…, 例：用置换定理证明摩根定理适用于多变量的情况A+B=AB 证明(B+C)AB=A+B 证明注：运算顺括号→非→与括号→非→异或（同或）→与2.1.3.2对偶(Dual)对偶规则表明，对于任一逻辑函数F=f(X1,X2,•Xn)，只要对→,例

Y1=A+BC2=(++)Y3=(A+B)CD例：证明A+BC=(A+B)(A+C) 因：对偶式相等，所以原式相等2.1.3.3反演（Invert)反演规则表明，对何逻辑函数F=f(X1,X2,• 有的逻辑常量、逻辑符号和逻辑变量分别作1与0、+与•，Xi与Xi的对换，得到的新逻辑表达式就是原函数F的反函数F。在应用反演规则时注意必须保持原函数变量之间的运算顺序不变，必要时可添加3Xi与Xi之间的互换只对逻辑变量有效。定理：对任一逻辑式·→+,+→,0→1,原变量→反变量，反变量则：Y例则

例Y=(A+B)D并项公 消冗余项公推

一个代数系统，如果仅用它所定义的运算中的某一组就能实现所有算，则这一组运算是完备的，称为完备集在逻辑代数系统{与、或、非}是完备{与、非}和{或、非}也是完备{与、或}不是完备逻辑函数及其描述方在逻辑代数中，任何对n个逻辑变量x1,x2•xn进行有限次F=f(X1,X2,•Xn)。例如 F=AB+BC+AC+ABCF=AB+BC+ACF=ABC+ABC+ABC+F=(A+B)(B+C)(A+C)F=AB+BC+AC逻辑表示出来，即得AABYC&真值真值表具有唯一逻辑函数有n个变量时，共有2n个不同的变量取组在列真值表时，变量取值的组合一般按n位二进数递增的方式列用真值表表示逻辑函数的优点是直观、明了直接看出逻辑函数值和变量取值之间的关系逻辑函数表示方法之间的转原变量表示，为“0用反变量表示ABCABCF00000010010001111000101111011111F=ABC+ABC+ABC+FABABF000011101110例YABCABCYABAB(AB)(AB)ABABA(Karnaugh1111 111101例：A=1,B=1,C=1→

三变量最小项的编号使最小项为1ABCAB0000AB0011AB0102AB0113AB1004AB1015AB1106AB1117最小项的性112、全体最小项之和为3、任意两个最小项的乘积为4相邻：相邻两个最小项只有一个因子不个变量均以原变量或反变量的形式，在M中出现一次，则M例：A,B,C三个变量的最大项有8n个变量，共有2n个最大项例：A=1,B=0,C=1=0最大项的性102、全体最大项之积为3、任意两个最大项之和为4最大项与最小项的关系：MimiMi逻辑函数的标准与—或表达式——一个n变量函数共有2n个最小项。每个最小项是n个变量∑2n−∑ 0

fi⋅m2n− 0

fi⋅m2n− fi⋅m02n− 2n− 2n− fi⋅m (f mi) ∏(f Mi 2.2.7非完全定义逻辑函数的描述R(红Y(黄G(绿Z000000110101011×1001101×1101111×无关项的概念：约束项和任意项统称为无关项，×、-、d、ΦF=Σm(5,6,7,8,9)+111××××11××111××××11××

F000000001000100001100100001011011010111110001100111010×1011×1100×1101×1110×1111×FF&&⎧F=B8+B4B2+⎨⎩B8B4+B8B2=门电路的基本知用来实现基本逻辑运算和复合逻辑运算的单元电路如与门、或门、非门、与非门、或非门、与或非门、异或用高低电平分别表示二值逻辑的1和0两种逻辑反之，称为负逻辑(NegativeLogic)。正逻高电平—1；低电平—负逻高电平—0；低电平—高低电平都有一个开关是门电路最基本的原理，电阻分压公 门电路皆适用的公式vO

rS

vo电阻RL：上开关为二极管或三通过输入信号A，控制二极管或三极管工作在截止和导通两个状态以达到开关S半导体二极管和三极管的开二极管：具有单向导电性。相当于一个受外加电压极性控制的开关假定：VIH=VCC,VIL=0,D为理想二极管当vI=VIH时：D当vI=VIL时：D导通tr、tf数值很小，纳秒量级三极管的输出特性及基本开三极管输出特性曲双极性三极管的基AF 即：UCE<UBEβIB>ICAFC、E间相当于开关IB=0，IC=ICEOC、E间相当于开关ttt双极性三极管的开iCRβiVCE(St)/βRR与、或、非门电路模R电路组成（以二输入为例 B设：VCC=5V， 二极管正向压降A00B0A00B00截止导通Y0O0010100111二极管或 03v 截止截止截止导通截止3v导通导通0A0011B0101Y0111三极管非A0A0TY截止0A01Y10其它门电路有与非门、或非门、同或门、异或门&与非门的电& 或非门的电

vovoA逻辑在不同的电路系统中，逻辑电平的具体数值是不同功耗门电路的功耗指门电路工作时消耗的功率，该值越门电路的功耗分静态和动态高频时，动态功耗可能上升到主导地位工作输入、输出波形的半幅值点作为讨论的依据2能力强（噪声容限干扰容限VN，也称干扰裕度是表征门电路抗输入干扰的门电路在输入低电平工作时能承受的干扰幅度VNL=VILmax-门电路在输入高电平工作时能承受的干扰幅度VNH=VOHmin-负载（Load）实际输出为VO=VCC-为了保证输出电压不低于VCC-实际输出为VOL=(IRU为了保证输出电压不高于VOLmax-应有vo

rS A=1时，上拉开关S1断开，下拉开关S2接通，输出vo≈0V注意：互补输出电路结 输出端并联使六-1输入结构、四-2输入结构、三-3输入结构、二-4输入结74系列74系列54系列具有完全相同的电不同之处：54系列的工作温度范围更宽，电源允许的工作范TTL电路的改进系列：目的：提高工作速度，降低功74系列：74H、74S、74LS、74AS、不同系列的TTL器件中，只要器件型号的后几位数码一样，则其逻能、外形尺寸、引脚排列就完全相74LS系列目前是 品74AS系列是74S系列的后继产品,其速度和功能74F系列是相似于74ALS和74AS的高速版TTL产品,其性能价74ALS和74AS§2.4逻辑函数的简逻辑简化的意义和标A A 0B0B0&0C 0000 FA 0C0ABC 00&&&逻辑简化的意义和标A A 0B00B 00 FC 0A 0C0&逻辑简化的意义和标简化的意逻辑简化的意义和标逻辑简化的意义和标YABCAC

Y(AB)(A)(B) YCCC 最简与非-与非Y(AY(ABC)(AC)(BC最简与-或非

YABCAC逻辑简化的意义和标公式法简 ABABAYBCDBCDBCD例BCDBCDBCDBCBC公式法简 YABCACABC(AABC公式法简 AABA例3YAABCABCD(ABC)(ABC)(ABCA公式法简ABABACBCABAABA4例YACABB4ACABAC公式法简YABCDABEABCDABEACDEABCDABEABCD

公式法简AAA AA1YYABCABCABCABCABCAB

1A公式法简YABABBCABAB(CC)BC(AABABCABCBCABCABBCACABCABBC公式法简YACBCBDCDA(BC)ABCD例A(CBCBDE)BCBD(1ABCBDABC卡诺图法简一、2、3、4、5变量全部最小项的卡 卡诺图法简卡诺图法简卡诺图法简

卡诺图法简合并的原则能够合并在一起的最小项是2n圈的数目越少越简；圈内的最小项越注意：卡诺图中所有的“1”都必须圈不能合并“1”必须单独画卡诺图法简化简步作出所要化简函数圈出所有没有相邻项的孤立的“1”找出只有一种圈法卡诺图法简F1=Σm0,2,5,6,7,8,9,13,14,15为最简与或F1F1ABDBDBC卡诺图法简F2=Σm1235,7,8,12,13)为最简与F2F2ADABCABC2.4.3卡诺图法简F3=Σm235,7,8,10,12,13)为最简与11111111F3ABC111111112.4.3卡诺图法简F4=Σm0,2,35,7,8,10,11,13)为最简或与采用“圈零”方法 F4BCDBDFF4(BCD)(BD)(ABC2.4.3卡诺图法简F5=Σm(5,6,7,8,9)＋Σd（10,11,12,13,把无关项视为F5ABD2.4.3卡诺图法简F6=Σm(0,2,5,9,F6BDBD2.4.4计算机辅助逻辑简逻辑函数的向量表示计算机辅助逻辑简化的思组合逻辑门网络框

z1f1[x1,x2,xi,,xn]z2f2[x1,x2,xi,,xn]z3f3[x1,x2,xi,,xnzmfm[x1,x2,xi,,xn。逻辑关系式G1G2AG1AABG3BG1BABFG23BB

真值G1=A⊕B=AB+G2=G1CI=(AB+G3=

Σ=G1⊕CI=G1CI+=ABCI+ABCI+ABCI+CO=G2+G3=ABCI+ABCI+=BCI+ACI+真值ABC>0000000101010010111010001101101101011111 (Encoder)就是对某个信号指定一组代码4线-2线 真值100000010001001010000111B1=I0I1I2I3+I0I1I2I3B0=I0I1I2I3+I0I1I2

4线-2线优先 真值100000X10001XX1010XXX111111111111111111111

111111111111B1卡诺B1=I2+B0卡诺

B0=I1I2

+I3编 一ml这m即n编 。8线—3线优先 内部结逻辑符扩管

输入数据无74148输入数据无S1XXXXXXXX1111101111111111110001111111111100X0111111110100XX011111101100XXX01111100100XXXX0111011100XXXXX011010100XXXXXX01001100XXXXXXX000010IIIIIIY74148 逻辑符74LS148管脚示意IBIIBBB 。译 ；输出：一组与输入代码一一对应的高、低电平信00001000010100100010110001Y1YY0=A1A0=m0Y1=A1A0=m1Y2A1A0m2Y3A1A0m3

Y 可以看做是最小项发生

2

码（最多有2n组），而m对应的信息（m≤2n）。3线—8线 S2 S2011101111111S20000000S2000000000001111011001110101011110111111111110111111111110111111111110111111111110111111111110111111111110111111111110译逻辑符 LS138管脚示意Y0=S1S2AS2BA2A1B14线-16线5线-32线二－十进制 （4线—10线 将输入BCD码的10个代码译成10个高、低电平输出信二－十进74LS42功能000001111111110001101111111100101101111111001111101111110100111101111101011111101111011011111101110111111111101110001111111101100111111111101010111111111111111111111111123456789当输入A3A2A1A00000~1001时，输出Y0~Y9对应输入A3A2A1A0=1010~1111（伪码）出，输出Y0~Y9 d数码管 BCD－七段显输入：二—十进制代输出：译码结果，驱动七段字符显示器显示正确的数BCD码→数码管所需要的驱真值表→卡诺图→合并0求反，得 Ya～Yg：译码输：试灯信号不论输入如何，a～g七段全０，其它数码正常显示熄灭信号输入低电平时，a～g七段全数据选择器…数据选择器又称多路选择器(Multiplexer,简称MUX)，它有n位地址输入、2n位数据输入、1位输出。每次在地址输入的控……常用的数据选择器有选、选、选、 选等选集成数据选择器… 3 YY1XXX010000000100100011010001010110011174151管脚

Y=

AA

+DAAA

+DAA

+DAAA

2n−Y= Di 2

2

2

2 0621双四选一数据选择器Y1XX00000010100111Y yy3数据分配器思考：用74138实现数据分配Y0=S1S2AS2BA2A1组合根据给出的实际逻辑问题，求出实现这一逻辑功能的最简逻辑电路“最简”－所用的器件数最少，器件的种类最少，且器件之间的连线也最少确定输入变量和输三、选定器件的类小规模集成的门电四、将逻辑函数化简（对或变换成适当的形式(对五、画出逻辑电路例1三人表决器电路（与门，或门，与非，或非）ABCF0000001001000111100ABCF000000100100011110001011110111111111 111101例28421NN00000000010001000120010001010001105010101101110100810001100910011101101011111011111011001010110110111110100111111000例3BBBBBBBF000000001000100001100100001011011010111110001100111010X1011X1100X1101X1110X1111X5”2这些任意项不一定全部使用，应根据需要处理，对简化有利方才当1使用否则当0使用 全部由任意项构成的项是冗余 例1F∑m(3,5,6,FABCABCABC例2用74138⎧Z1=AC+ABC+

Z1∑m(3,4,5,⎪

=BC+

∑m(1,3,⎨=AB+

m(2,3,ZZ

=ABC+BC+

Z ∑m(0,2,4,Z 方法：将逻辑函数的输入变量作为数据选择器的控制码加到其控制码输入并例1三人表决器数据选择器的数据选择端少于函数中的变量数时，可以扩展法：将数据选择器扩展，使其数据选择端跟变量降维卡诺图111××111××××11××

00×1 111××××11×111××××11××

001××1×001××1× 可编程逻辑器件（ProgrammableLogicDevice成 读 R）mnnnmmm个形，M是。(1)PLD的逻辑表示方 （与（或（与（或F1=A•B+A• F2=A•B+A• F A•（2）PLD的图形符ABCABCYA&YABCY1YABCY&Y与或ABC

YYABBCCD&P=P=&111111 电子设计自动化与逻ASIC概ASIC是为某个数字系 的大规模或超大规模集成电路全定生产方

半定门阵可编程逻228.2PLD(Function(Time。验证电路的逻辑是否正

检查电路时延是否符合要求无不正常需要计算其负载节点的逻辑值 例X例X1=X2=X1BX3=ACF1=X2XF=X+22AC；3、、0仿真开始，先对电路各个节点初始化，即按照3个输入为000的情001011111101100110010

0000011111100

000111100111

0011111100000

111100000011

0→1

0→1 1→1 0→1 NOTNOTNAND2ABC1，时0＝，＝1，因为它在第5ns时变为1，此时没有变化，所以不构成事件。所以初始化的结果为号发生变化，，其负载X2＝0，5ns后发生变化，构成事件，F1＝1，F2＝1在10ns11ns发生变化（在此，将输入测试码的时刻作为仿真的开始以便于观察ABCABC00000000000000000000000000000000001000000010000011101000111010001110100011101000111010001110000111000001110000011100产生险象的险争 。同态。尖种 。变1。静 根据产生的条件不同，又可分为功