CH5 1存储器及其接口

第5章存储器及其接口5.1存储器种类、特性和结构5.2随机存取存储器RAM5.3只读存储器ROM5.4存储器与CPU的连接5.5本章小结第5章存储器及其接口本章学习重点依据三总线原则，学会构成M接口方法掌握RAM的基本结构和工作原理学习掌握地址译码原理和设计方法内存—存放当前运行的程序和数据。特点：快，容量小，随机存取，CPU可直接访问；RAM、ROM；通常由半导体存储器构成；外存—存放非当前使用的程序和数据。特点：慢，容量大，顺序存取/块存取。专门设备管理,需调入内存后CPU才能访问；常见外存：硬盘、软盘、光盘等；一般是用磁表面存储器件构成。一、存储器分类（按工作性质分类）

分成内部存储器和外部存储器。5.1存储器种类、特性和结构（1）由内存ROM中的引导程序启动系统；（2）从外存中读取系统程序和应用程序，送到内存的

RAM中，运行程序；（3）程序运行的中间结果放在RAM中，(内存不够时也

放在外存中)；（4）程序结束时将最后结果存入外部存储器。计算机工作时存取程序和数据的过程内存按存储器性质分类通常分为随机存取存储器(RAM)和只读存储器(ROM)。随机存取存储器（RAM）RandomAccessMemory只读存储器（ROM）ReadOnlyMemory内存储器二、半导体存储器分类半导体存储器（内存）只读存储器（ROM）随机存储器（RAM）静态（SRAM):通常用于计算机的Cache动态（DRAM):主要用于计算机的主存掩膜ROM可编程ROM（PROM）可擦除的ROM（EPROM）电可擦除的ROM（EEPROM）闪速存储器(FlashMemory)（新一代

ROM-BIOS）1、RAM（随机存取存储器）存放的是暂时性数据和应用程序；

断电后，数据全部丢失；

通常所说内存容量即指RAM容量；2、ROM（只读存储器）通常存放系统软件和永久性系统数据，如：操作系统的

程序（BIOS）或用户固化的程序；

断电后，数据也不会丢失。三、半导体存储器特性存储容量：存储单元个数M×每单元位数N；总位数存取时间：从启动读(写)操作到操作完成的时间存取周期：两次独立的存储器操作所需间隔的最小时间可靠性：平均故障间隔时间MTBF

（MeanTimeBetweenFailures）功耗：操作功耗、维持功耗集成度：位数/片，一块芯片上集成多少个基本存储电路四、内存储器的主要性能指标存储矩阵地址译码读写驱动MARMDR时序/控制CPU地址总线数据总线五、内存储器的基本结构内存储器控制总线重新回顾:存储器读周期过程MOVAL，[2000H]5.2随机存取存储器RAM存储矩阵地址译码器控制逻辑一、基本组成结构三态双向缓冲器A0A1AM-1D0D1DN-1CSOER/W1、存储矩阵

寄存二进制信息的基本存储单元的集合体，为便于书写，基本存储单元都排列成一定的阵列，且进行编址。—

字结构：常用在小容量的静态SRAM—

位结构：常用在大容量的SRAM、DRAM2、地址译码器它接受来自CPU的地址信号，产生地址译码信号，选中存储矩阵中某一个或某几个基本存储单元，进行读写操作。单译码编址方式（字结构）

双译码编址方式（复合译码）（位结构）3、控制逻辑接收CPU或外部电路的控制信号，经过组合变换后，对存矩阵、地址译码器和三态双向缓冲器进行协调控制。（ChipEnable）（OutputDisable）（WriteEnable）

WECEOD（ChipSelect）（OutputEnable）（Read/Write）CSOER/W4、三态双向缓冲器M与CPU通过DB相连当时，进行读/写I/O操作无时，呈高阻态，完全与DB隔离R/WR/W1、特点速度快(20ns-40ns,现在有小于1ns的)，不需刷新，外围电路比较简单，但集成度低(存储容量小，约1Mbit/片)，功耗大；PC机中，SRAM被广泛用作高速缓冲存储器cache；容量为M*N的SRAM芯片，其地址线数=㏒2M，数据线数=N；同理，若SRAM芯片的地址线数为K，则可以推断其单元数为2K个。二、静态随机存取存储器(SRAM)

2、静态RAM的例子典型的SRAM芯片如：2114(1K×4位)；6116(2K×8位)；6264(8K×8位)；62128(16K×8位)；62256(32K×8位)下图为6264芯片与CPU的连接：OEWECE1CE2D7-D0IO7~IO0A12-A0A12~A0SRAM6264地址译码器RDWRSRAM与CPU的连接图1、特点DRAM是靠MOS电路中的栅极电容来存储信息的，由于电容上的电荷会逐渐泄漏，需要定时充电以维持存储内容不丢失（称为动态刷新），所以动态RAM需要设置刷新电路，相应外围电路就较为复杂；刷新定时间隔一般为几微秒～几毫秒；DRAM的特点是集成度高(存储容量大，可达1Gbit/片以上），功耗低，但速度慢(100-200ns左右)，需要刷新；DRAM在微机中应用非常广泛，如微机中的内存条(主存)、显卡上的显示存储器几乎都是用DRAM。三、动态随机存取存储器(DRAM)

2164是64K×1的DRAM芯片，其中：A7~A0：地址线WE：读/写控制线

1：读出，0：写入RAS：行选通信号CAS：列选通信号DIN：数据输入DOUT：数据输出Vcc：+5VGND：地2、动态RAM例子DRAM与CPU之间的接口电路由DRAM控制器完成，解决信号转换及刷新控制等问题。地址总线读/写WR地址多路器定时发生器DRAM数据缓冲器地址RASCAS仲裁电路刷新定时器刷新地址计数器CPU3、动态RAM与CPU的连接5.3只读存储器ROM根据ROM信息写入的方式，ROM分为4种：ROM1.掩膜型ROM2.可编程只读存储器PROM3.可擦除可编程只读存储器EPROM4.电可擦除的可编程只读存储器EEPROMOE

CED7-D0D7~D0A12-A0A12~A02764地址译码器RD2764EPROM与CPU的连接图ROM芯片与CPU的连接5.4存储器与CPU的连接微型机中，CPU对M读/写操作过程：

如：执行指令MOVAL,[1000H]的过程（1）通过AB送出地址信号；DS:1000（2）发出相应的控制信号；（M/IO、RD、WR）（3）在DB上交换（传送）信息（数据）[DS:1000]ALRAM与CPU连接构成M时，主要有以下三部分设计工作：①AB连接②DB连接③CB连接一、接口设计时注意问题高位地址线......A0IO0AnIOn......D0~DnA0~AnWRRD

M/IO一般来说，单片存储器芯片容量有限，存储器系统常为多个芯片组成，故还应考虑各芯片的控制选择线；所以CPU与存储器芯片一般连接原则如下图所示。二、接口连接基本方法多块小容量芯片构成大容量存储器的过程存储容量＝单元数×数据位数扩展包括两类：位扩展：数据位的扩展，如：1K×4芯片1K×8字扩展：单元数的扩展，如：1K×8芯片2K×8三、存储器扩展D7D6D5D4D3D2D1D0A15A0……64K×1位I/OWE

CE64K×1位I/OWE

CE64K×1位I/OWE

CE64K×1位I/OWE

CE64K×1位I/OWE

CE64K×1位I/OWE

CE64K×1位I/OWE

CE64K×1位I/OWE

CE读/写片选1、位扩展连接方法数据位的扩展：地址线、片选线和读写信号线并联；数据线单独相连64K×1芯片组成64K×8的存储系统A15A0RDWEA13A0…2、字扩展连接方法单元个数的扩展：

地址线、读写信号线和数据线并联片选线单独引出D7…D0WECERDP016K×8位WECERDP116K×8位WECERDP216K×8位WECERDP316K×8位16K×8芯片组成64K×8的存储系统地址译码器Y3Y2Y1Y0BAA15A14如果存储器的字数和位数都不能满足系统存储器的要求，就要进行字和位全扩展。字位全扩展可分三步：

(1)计算出组成存储器模块所需的芯片数

(2)进行位扩展

(3)进行字扩展3、字位全扩展连接方法假设一个存储器容量为M×N位，所用的芯片规格是L×K位，则组成这个存储器区域共需多少片？

计算方法：

例如：若用2K×4的RAM芯片组成12K×8的内存总容量，则共需这样的芯片多少片？解：12片芯片数计算方法WECERDP3'16K×4位WECERDP2'16K×4位WECERDP1'16K×4位WECERDP0'16K×4位RDWEA13A0…举例D7…D4D3…D0WECERDP016K×4位WECERDP116K×4位WECERDP216K×4位WECERDP316K×4位用16K×4位的存储器芯片组成64K×8位的存储器，需多少片这样的芯片？如何连接？分析：8位

4位=2(片)位扩展：64K

16K

=4(组)字扩展：64K×8位16K×4位=8(片)地址译码器Y3Y2Y1Y0BAA15A14基本原则:CPU的低位地址线直接连到所有存储器芯片地址线，实现片内寻址；CPU的高位地址线组合（译码）形成片选信号，实现片间寻址；片间寻址三种方式：

线性选择方式、部分译码方式、全译码方式下面通过举例说明（以8088-CPU为例）四、存储器的地址选择(地址译码)片间寻址原则：用CPU高位地址线的一根或某几根组合形成片选信号。例5-1：使用SRAM芯片Intel6264（8K×8位）组成16K×8的存储器系统，设计6264与8088CPU的硬件连接图，并分析各芯片的地址范围。1、线性选择方式123456789101112131428272625242322212019181716156264NCA4A5A6A7A8A9A10A11A12IO0IO1IO2GNDVccWECE2A3A2A1OEA0CE1IO7IO6IO5IO4IO3分析：（1）确定要使用的芯片数单片6264容量为：8K×8位；要构成系统的存储容量为：16K×8位故：所需芯片数＝16K×88K×8＝2片（2）分配8088地址线用于片内寻址：A0～A12（6264有地址线13根）

用于片选信号：A13（可用A13~A19中任一根地址

线来控制，地址线根数由字扩展组数决定）（3）8088CPU与6264芯片硬件连接图设计A12~A0IO7~IO0CE1CE2WEOE62641#A12~A0IO7~IO0CE1CE2WEOE62642#A12~A0D7~D0WRRDM/IOA13可见：当A13=0，选中1#芯片；当A13=1，选中2#芯片；假设：A19～A14均为0；则：1#芯片的地址：2#芯片的地址：片内地址片外地址1…01…0A01…01…0A11…01…0A21…01…0A41…01…0A51…01…0A311111111××××××…………………1××××××00000001××××××11111110××××××…………………0××××××00000000××××××A6A7A8A9A10A11A12A13A14A15A16A17A18A19（4）芯片地址范围分析00000H~01FFFH02000H~03FFFH再分析：在一个段内64KB中,地址重叠情况：在一个段64KB中,地址重叠区有4个，即有4组地址可以选中1#芯片：

0000~1FFFH，4000~5FFFH，

8000~9FFFH，C000~DFFFH。在整个存储空间内共有16×4＝64个重叠区。同理：有4组地址可以选中2#芯片：

2000~3FFFH，6000~7FFFH，

A000~BFFFH，E000~FFFFH。在整个存储空间内共有16×4＝64个重叠区。方式简单，节省译码电路；地址分配重叠，且地址空间有可能不连续；适合用在存储容量较小且不要求扩充的系统中。（5）线性选择方式特点小结：片间编址原则：CPU高位地址线全部参与片选信号的形成，一般用译码器来实现。当采用16条地址线时，可直接寻址64KB单元。例5-2

假设一个微机系统的RAM容量为4KB，采用1K×8的RAM芯片，安排在64KB空间的最低4KB位置。2、全译码选择方式分析：（1）确定要使用的芯片数

所需芯片数＝（2）分配8088地址线用于片内寻址：A9～A0用于片选信号：A15～A10，采用6:64译码器4K×81K×8＝4片（3）CPU与存储器芯片硬件连接如下图：全译码地址选择方式接口连接图芯片地址分析（4）芯片地址范围：

第一组：0000～03FFH；第二组：0400～07FFH第三组：0800～0BFFH；第二组：0C00～0FFFH（5）全译码方式特点：所得地址连续唯一，便于扩充；译码电路比较复杂，成本高。片间寻址原则：用CPU高位地址线中的几位经过译码后形成片选信

号。一般采用小型译码器或门电路实现；它是前

两种方法的混合方式。常用译码器采用3:8译码器74LS138。3、部分译码选择方式74LS138

12345678161514131211109ABCG2AG2BG1Y7GNDVCCY0Y1Y2Y3Y4Y5Y6111001011001101001001001110001010001100001Y0=0

其余为1000001输出ABCG2BG2AG1Y2=0

其余为1Y3=0其余为1Y4=0

其余为1Y5=0

其余为1Y6=0

其余为1Y7=0

其余为1Y1=0

其余为174LS138译码器管脚及译码输出真值表例5-3

如果要设计一个8KB×8的存储器系统，采用2K×8RAM芯片4片，选用A10~A0作为片内寻址，用A13~A11作为74LS138的译码输入，利用输出Y0~Y3作为片选信号。系统连接示意图1…01…01…01…0A41…01…01…01…0A21…01…01…01..0A01111111111000……………………11000000000001100041111111101000……………………01000000000000100031111111110000……………………10000000000001000021111111100000……………………0000000000000000001A1A3A5A6A7A8A9A10A11A12A13A14A15组片内寻址任意芯片选择利用74LS138的输出Y0~Y3作为片选信号。例5-3

（续）结论：利用输出Y0~Y3作为片选信号，则芯片地址分配为：第一片：地址范围为0000~07FFH

第二片：地址范围为0800~0FFFH

第三片：地址范围为1000~17FFH

第四片：地址范围为1800~1FFFH若利用输出Y4~Y7作为片选信号，则地址分配又不同。部分译码选择方式特点小结：部分译码方式的可寻址空间比线性选择范围大，比全译码选择方式的地址空间要小。部分译码方式的译码器比较简单，但地址扩展受到一定的限制，并且出现地址重叠区。使用不同信号作片选控制信号时，它们的地址分配也将不同，此方式经常应用在设计较小的微型计算机系统中。五、存储器数据线及控制线的连接

举例说明（以8086CPU为例）D7~D0A18