第三章组合逻辑

《数字电子技术基础》（第四版）教学课件

傅大丰电子信箱139.com3.1概述 3.2组合逻辑电路的分析方法和设计方法3.3若干常用的组合逻辑电路3.4组合逻辑电路中的竞争－冒险现象返回

第三章

组合逻辑电路的分析与设计逻辑电路组合逻辑电路时序逻辑电路功能：输出只取决于当前的输入。组成：门电路，不存在记忆元件。功能：输出取决于当前的输入和原来的状态。组成：组合电路、记忆元件。组合电路的研究内容：分析：设计：给定逻辑图得到逻辑功能分析

给定逻辑功能画出逻辑图设计3.1概述一.组合逻辑电路的特点

根据逻辑功能的不同特点，数字电路可分为组合（逻辑）电路和时序（逻辑）电路两大类。

组合逻辑电路：电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。这也是组合电路在逻辑功能上的共同特点。

组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。例如图3.1.1。图3.1.1组合逻辑电路举例组合逻辑电路的特点从功能上从电路结构上任意时刻的输出仅取决于该时刻的输入不含记忆（存储）元件二、逻辑功能的描述

从理论讲，逻辑图本身就是逻辑功能的一种表达方式。然而在许多情况下，用逻辑图表示的逻辑功能不够直观，往往需要转换为逻辑函数式和逻辑真值表的形式，以使电路的逻辑功能更加直观、明了。

每一个输出变量是全部或部分输入变量的函数：L1=f1（A1、A2、…、Ai）L2=f2（A1、A2、…、Ai）

……Lj=fj（A1、A2、…、Ai）

组合逻辑电路分析基础1.由给定的逻辑图逐级写出逻辑关系表达式。分析步骤：2.用逻辑代数或卡诺图对逻辑代数进行化简。3.列出输入输出状态表并得出结论。电路结构输入输出之间的逻辑关系一、组合逻辑电路的分析方法分析过程一般包含以下几个步骤：例3.2.1：组合电路如图所示，分析该电路的逻辑功能。3.2 组合逻辑电路的分析方法和设计方法解：（1）由逻辑图逐级写出表达式（借助中间变量P）。（2）化简与变换：（3）由表达式列出真值表。

（4）分析逻辑功能：当A、B、C三个变量不一致时，输出为“1”，所以这个电路称为“不一致电路”。000001010011100101110111ABC01111110L

真值表例3.2.2

：分析下图的逻辑功能。

&&&ABF真值表特点：输入相同为“1”；输入不同为“0”。同或门=1ABF例3.2.3

：分析下图的逻辑功能。

&&&&ABF真值表特点：输入相同为“0”；输入不同为“1”。异或门=1ABF1例3.2.4：分析下图的逻辑功能。

01被封锁1=1BMF&2&3&4A1=010被封锁1特点：

M=1时选通A路信号；

M=0时选通B路信号。M&2&3&4AB1F选通电路组合逻辑电路设计基础任务要求最简单的逻辑电路1.指定实际问题的逻辑含义，列出真值表。设计步骤：2.用逻辑代数或卡诺图对逻辑代数进行化简。3.列出输入输出状态表并得出结论。二、组合电路的设计方法

根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路，这就是设计组合逻辑电路工作之所在。何为最简？器件最少种类最少器件之间的连线最少

目标（1）逻辑抽象分析因果关系，确定输入/出变量定义逻辑状态的含意（赋值）列出真值表（2）写出函数式（3）选定器件类型（4）根据所选器件：对逻辑式化简（用门） 变换（用MSI） 或进行相应的描述（PLD）（5）画出逻辑电路图，或下载到PLD （6）工艺设计组合电路的设计步骤

设计过程的基本步骤：例3.2.5：设计一个三人表决电路，结果按“少数服从多数”的原则决定。解：（1）列真值表：（3）用卡诺图化简。000001010011100101110111ABC00010111

L三人表决电路真值表ABC0000111110

A

B

C11110000（2）写函数式。得最简与—或表达式：（4）画出逻辑图:

（5）如果，要求用与非门实现该逻辑电路，就应将表达式转换成与非—与非表达式：

画出逻辑图。

例3.2.6：设计一个电话机信号控制电路。电路有I0（火警）、I1（盗警）和I2（日常业务）三种输入信号，通过排队电路分别从L0、L1、L2输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路7400（每片含4个2输入端与非门）实现解：（1）列真值表：（2）由真值表写出各输出的逻辑表达式：输出输入0001000100010001××01×001L0L1L2I0I1I2真值表（3）根据要求，将上式转换为与非表达式：

（4）画出逻辑图：例3.2.7：设计一个将余3码变换成8421码的组合逻辑电路。解：（1）根据题目要求，列出真值表：真值表输出（8421码）输入（余3码）00000001001000110100010101100111100010010011010001010110011110001001101010111100L3L2L1L0A3A2A1A0（2）用卡诺图进行化简。（注意利用无关项）A1A3A2A0×0100×0000××01××A1A3A2A0×0001×0011××10××A1A3A2A0×1010×0001××10××A1A3A2A0×0110×0110××10××逻辑表达式：

（3）由逻辑表达式画出逻辑图。例3.2.8设计一个监视交通信号灯状态的逻辑电路如果信号灯出现故障，Z为1RAGZ设计举例：1、抽象输入变量:

红（R）、黄（A）、绿（G）输出变量：故障信号（Z）2、写出逻辑表达式输入变量输出RAGZ000100100100011110001011110111113、选用小规模SSI器件4、化简(最简与－或式，只有使用与门和或门才是最简)5、画出逻辑图4’、化简（与非－与非）5’、画出逻辑图4”、化简（与或非，怎么得到呢？）5”、画出逻辑图3.3.2译码器3.3.3数据选择器3.3.4数值比较器3.3.5加法器3.3.1编码器3.3若干常用的组合逻辑电路

3.3.1编码器一.编码器的基本概念及工作原理

编码——将某一特定的逻辑信号变换为二进制代码。example:人&手机&扑克&麻将

能够实现编码功能的逻辑部件称为编码器。编码例：设计一个键控8421BCD码编码器。（2）由真值表写出各输出的逻辑表达式为：解：（1）列出真值表：输入输出S9S8S7S6S5S4S3S2S1S0ABCD1111111110

0000111111110100011111111011111111011111111011111111011111111011111111011111111011111111011111111100100011010001010110011110001001重新整理得：（3）由表达式画出逻辑图：01100（4）增加控制使能标志GS

：输入输出S9S8S7S6S5S4S3S2S1S0ABCDGS111111111111111111101111111101111111101111111101111111101111111101111111101111111101111111101111111101111111110000000001000110010100111010010101101101011111000110011n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。二进制编码器的作用：将一系列信号状态编制成二进制代码。二、二进制编码器

3位二进制普通编码器:8个输入端，3个输出端，常称为8线—3线编码器。

图3.3.13位二进制（8线－3线）编码器的框图设八个输入端为I1I8，八种状态，与之对应的输出设为Y2、Y1、Y0，共三位二进制数。How?设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出状态表（即真值表），然后写出逻辑表达式并进行化简，最后画出逻辑图。输出输入0000010100111001011101111000000001000000001000000001000000001000000001000000001000000001Y2Y1Y0I0I1I2I3I4I5I6I7

3位二进制编码器真值表1st列出状态表

2nd.由真值表写出各输出的逻辑表达式为：

3rd用门电路实现逻辑电路：无用高电平有效,若改为低电平有效,如何?真值表I0I1I2I3I4I5I6I7&&&F3F2F18-3

编码器逻辑图I0无用比较上述两图,区别?只能一个有效!三．优先编码器——允许同时输入两个以上信号，并按优先级输出。

集成优先编码器举例——74148（8线-3线）注意：该电路为反码输出。S为使能输入端(低电平有效)，Ys为使能输出端(高电平有效)，YEX为优先编码工作标志(低电平有效)。参见手册S也称为选通输入端，S

＝0，编码器才能正常工作；而S

＝1时，所有输出端均被封锁在高电平。Ys也称为选通输出端，可以看出只有当所有的输入端都是高电平（即没有编码输入），而且S

＝1时，Ys才是低电平。因此Ys的低电平输出信号表示“电路工作，但是没有编码输入”YEX也称为扩展端说明输入端只要有一个低且S

＝1，就有YEX

＝1，因此YEX的低电平输出信号表示“电路工作，而且有编码输入”优先编码器特点：允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。例：8线-3线优先编码器（设I7优先权最高…I0优先权最低）输入输出I0I1I2I3I4I5I6I7Y2Y1Y0XXXXXXX1111XXXXXX10110XXXXX100101XXXX1000100XXX10000011XX100000010X100000000110000000000低电平实例：

74LS148选通信号选通信号附

加

输

出

信

号为0时，电路工作无编码输入为0时，电路工作有编码输入输入输出1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X01111111101000111111111110状态11不工作01工作，但无输入10工作，且有输入00不可能出现附加输出信号的状态及含意控制端扩展功能举例：例3.3.1： 用两片8-3线优先编码器

16-4优先编码器其中，的优先权最高。。。例3.3.1

：试用两片74LS148接成16线－4线优先编码器，将A0～A15

16个输入信号编为二进制编码Z3Z2Z1Z0=0000～1111。其中A15的优先权最高，A0的优先权最低。①输入信号的连接；②级联问题（芯片工作的优先级）；③输出信号的连接。解：①输入信号需用两片状态11不工作01工作，但无输入10工作，且有输入00不可能出现第一片为高优先权只有(1)无编码输入时，(2)才允许工作第(1)片时表示对的编码低三位输出应是两片的输出的“或”②级联问题高优先级低优先级③输出信号A15A8A7A0编码10Z3111000111000Z2Z1Z001YEX(1)第一片的YEX1作为输出编码的第4位，即Z3＝

YEX1（具体来说，chip1工作时，YEX1＝0，Z3

＝1；反之Z3＝0。）Z2～Z0作为输出编码的第2位～第0位，低3位为两片输出的Y2～Y0的逻辑或Example1：A8＝0YEX1＝0Z3＝1，Y21Y11Y01＝111Ys1＝1S2＝1，chip2封锁，Y22Y12Y02＝111最后的Z3Z2Z1Z0＝1000Example2：A15～A8＝1YEX1＝1Z3＝0，Y21Y11Y01＝111Ys1＝0S2＝0，chip2工作，Y22Y12Y02＝111，最后的Z3Z2Z1Z0＝0000二---十进制编码器的作用：将十个状态（对应于十进制的十个代码）编制成BCD码。十个输入需要几位输出？四位输入：I0I9输出：F3

F0列出状态表如下：四、二—十进制优先编码器逻辑图略状态表输入的低电平信号变成一个对应的十进制的编码将I9～I0

编成0110~1111，有问题吗？的优先权最高，

最低输入的低电平信号变成一个对应的十进制的编码74LS147二－十进制优先编码器二－十进制（BCD）优先编码器

把I0～I9的十个状态分别编码成十个BCD码。其中I9的优先权最高，I0的优先权最低。74LS147的功能表输入：逻辑0(低电平）有效输出：反码输出注意：图3.3.5二－十进制优先编码器74LS147的逻辑图译码是编码的逆过程，即将某二进制翻译成电路的某种状态。二进制译码器二进制译码器的作用：将n种输入的组合译成2n种电路状态。也叫n---2n线译码器。译码器的输入——一组二进制代码译码器的输出——一组高低电平信号3.3.2译码器常用的有：二进制译码器，二—十进制译码器，显示译码器等。一、二进制译码器例：2-4线译码器74LS139&&&&A1A02-4线译码器74LS139的内部线路输入控制端输出74LS139的功能表“–”表示低电平有效。74LS139管脚图一片139种含两个2-4译码器例：利用线译码器分时将采样数据送入计算机。2-4线译码器ABCD三态门三态门三态门三态门总线2-4线译码器ABCD三态门三态门三态门三态门总线000全为1工作原理：（以A0A1=00为例）数据脱离总线例：3线—8线译码器输入输出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000真值表逻辑表达式：用电路进行实现用二极管与门阵列组成的3线－8线译码器

除了门阵列，还有什么译码器？集成译码器实例：74LS138低电平输出附加控制端？74LS138的功能表：输入输出S1A2A1A00XXXX11111111X1XXX1111111110000111111101000111111101100101111101110011111101111010011101111101011101111110110101111111011101111111状态11不工作01不工作10工作00不工作附加输出信号的状态及含意利用附加控制端（S1、S2＋S3）进行扩展例3.3.2：用74LS138（3线—8线译码器）

4线—16线译码器D3=1D3=0Example1：D3＝0，chip2不工作，Z8～Z15均为1；chip1工作，(

（i＝0，…,7）,即D3D2D1D0的0000～0111这八个代码译成了Z0～Z7八个低电平D3=1D3=0Example2：D3＝1，chip1不工作，Z0～Z7均为1；chip2工作，(

（i＝8，…,15）,即D3D2D1D0的1000～1111这八个代码译成了Z8～Z15八个低电平二、二—十进制译码器将输入BCD码的10个代码译成10个高、低电平的输出信号，BCD码以外的伪码，输出均无低电平信号产生例：74LS42输出输入0000000100100011010001010110011110001001101010111100110111101111Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9A3A2A1A0

011 11111111011111111110111111111101111111111011111111110111111111101111111111011111111110111111111101111111111111111111111111111111111111111……………..伪码4线-10线译码器7442真值表

二进制译码器的应用很广，典型的应用有以下几种：①实现存储系统的地址译码－参见PPT78、79

；②实现逻辑函数－参见PPT91；③带使能端的译码器可用作数据分配器。PPT97三、用译码器设计组合逻辑电路1.基本原理

3位二进制译码器给出3变量的全部最小项;

。。。

n位二进制译码器给出n变量的全部最小项;

任意函数 将n位二进制译码输出的最小项组合起来，可获得任何形式的输入变量不大于n的组合函数怎么组合呢？if译码器的输出为原函数时，采用或门else译码器的输出为反函数时，采用与非门2.举例：例3.3.3：利用74LS138设计一个多输出的组合逻辑电路，输出逻辑函数式为：例3.3.4

试用译码器和门电路实现逻辑函数：解：将逻辑函数转换成最小项表达式，再转换成与非—与非形式。=m3+m5+m6+m7用一片74138加一个与非门就可实现该逻辑函数。

例3.3.5

已知某组合逻辑电路的真值表，试用译码器和门电路设计该逻辑电路。解：写出各输出的最小项表达式，再转换成与非—与非形式:输出输入001100101010101010011100000001010011100101110111L

FGA

BC真值表

用一片74138加三个与非门就可实现该组合逻辑电路。可见，用译码器实现多输出逻辑函数时，优点更明显。

与非—与非形式:n-2n

线译码器，包含了n变量所有的最小项。加上或门或与非门，可以组成任何形式的输入变量小于n的组合逻辑函数。用线译码器设计多输出计逻辑电路小结若要产生多输出逻辑函数时,使用译码器+门电路较有利。设计方法（步骤）总结：1.由功能确定输入、输出量，写出逻辑式。2.把要用的逻辑组件的逻辑函数式变换成与所求逻辑式相类似的形式：•若两者形式上完全相同，则该种组件效果最好。•若组件函数式更丰富，则可将多出的输入变量和乘积项适当处理，也可以较方便地得到所需要的逻辑式。•若组件的函数式仅是所要产生的逻辑式的一部分，可以通过扩展方法得到所需逻辑式。扩展方法用使能端或其它输入端扩展，适当加其他门；采用多片组件进行适当连接。3.接线，画出逻辑图。数据输入地址码输入Y0Y1Y2Y3Y4Y5Y6Y7多路分配器框图

由地址码切换控制，将各种输入数据分时地传递给不同的输出端，实现多路数据分配。多路数据分配器地址码输入数据输入“1”

多路数据输出例：利用3线-8线译码器构成8路输出的多路分配器。四、数字显示译码器

数字显示器分类：

按显示方式分，有字型重叠式、点阵式、分段式等。

按发光物质分，有发光二极管(LED)式、荧光式、液晶显示等。在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到数字显示器&显示译码器。二---十进制编码显示译码器显示器件显示器件：常用的是七段显示器件。bcdefgaForexampleabcdfgabcdefg111111001100001101101e七段显示器件的工作原理：显示译码器：11474LS49BCBIDAeabcdfgUccGND74LS49的管脚图消隐控制端74LS49的功能表（简表）输入输出显示DABIag10XXXX0000000消隐8421码译码显示字型完整的功能表请参考相应的参考书。74LS49与七段显示器件的连接：74LS49是集电极开路，必须接上拉电阻bfacdegbfacdegBIDCBA+5V+5V1.七段字符显示器如：2.BCD---七段字符显示译码器 （代码转换器）7448输入输出数字A3A2A1A0YaYbYcYdYeYfYg字形000001111110100010110000200101101101300111111001401000110011501011011011601100011111701111110000810001111111910011110011101010000110111101100110011211000100011131101100101114111000011111511110000000自学真值表卡诺图BCD－七段显示译码器7448的逻辑图7448的附加控制信号1：灯测试输入

当时，Ya~Yg全部置为1灯测试输入信号：（1）

Ya~Yf=1LT=0,

G4~G7输出高电平，

根据真值表

Yg＝1？Why？？平时应置为高7448的附加控制信号2：灭零输入当时，时，则灭灯7448的灭零输入

灭的是多余的0何时显0？

A0A1A2A3＝0000怎么灭？

Ya～Yg＝0G13～G19与或非门输出0至少都有一组输入全为高电平G3输出0G4输出0A0‘～A3’＝17448的附加控制信号3

：灭灯输入/灭零输出输入信号，称灭灯输入控制端：无论输入状态是什么，数码管熄灭输出信号，称灭零输出端：RBO=A3A2A1A0LTRBI

只有当输入，且灭零输入信号时，才给出低电平因此表示译码器将本来应该显示的零熄灭了

例3.3.6

：利用和的配合，实现多位显示系统的灭零控制整数部分：最高位是0，而且灭掉以后，输出作为次高位的输入信号小数部分：最低位是0，而且灭掉以后，输出作为次低位的输入信号

数据选择器——根据地址选择码从多路输入数据中选择一路，送到输出，其功能类似于一个单刀多掷开关。3.3.3数据选择器一、数据选择器的基本概念及工作原理S0000A1A0Y00D001D110D211D31××0S4选1数据选择器功能表S：选通控制端。

S=0时，数据选择器工作；S=1时，Y=0输出无效。4选1数据选择器电路图

数据选择器：在数字信号的传输过程中，实现从一组输入数据中选出某一个的逻辑电路。

forexample：下页所示为双4选1数据选择器74LS153。

双4选1数据选择器74LS153双4选1数据选择器74LS153逻辑表达式：公共的地址输入端独立的数据输入端和输出端选通控制端A1A0Y11XX0000D10001D11010D12011D13例3.3.7：“双四选一”，74LS153

分析其中的一个“四选一”Y2？例：试用一片双4选1数选器74LS153组成一个8选1数据选择器。解：A2A1A0Y000～11D0～D3100～11D4～D78选1数据选择器的逻辑表达式：8选1数据选择器74LS151特点：输出端为互补形式。例：用两片74LS151构成十六选一数据选择器•••D0D7•••A0A1A2•••D0D7•••A0A1A2&A0A1A2A3D8D15D0D7=0D0D7=1D0D7•••D0D7•••A0A1A2•••D0D7•••A0A1A2&A0A2A2A3D8D15D0D7=1D8D15=1D8D15在CMOS集成电路中经常用传输门构成数据选择器。P159图3.3.21就是一个例子。图3.3.21采用CMOS传输门结构的数据选择器CC14539例3.3.8：用两个“四选一”接成“八选一”“四选一”只有两位地址输入，从四个输入中选中一个“八选一”的八个数据需要三位地址代码指定其中任何一个

是借来的啊！

因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数（输入变量不大于n+1）。

如果一个MUX的地址变量个数为n，则对这个2n选1的MUX的输出具有标准与或表达式的形式。

若组合逻辑函数的输入变量为K个，MUX的地址变量为n个，则有三种情况：K＝n、K＝n+1

>n、K<n。二、用数据选择器设计组合电路分析四选一选择器功能表类似三变量函数的表达式！例3.3.9

：试用4选1数据选择器74LS153实现如下逻辑函数的组合逻辑电路。解：逻辑函数变形为最小项之和形式比较可得：D0=0，D1=1，D2=1，D3=1Note:逻辑函数的变量个数＝数据选择器的地址输入变量个数；如果大于，怎么办？①K＝n②K>n（K＝n+1）例3.3.10

：试用4选1数据选择器74LS153实现如下逻辑函数的组合逻辑电路。解：逻辑函数变形为最小项之和形式比较可得：当A1A0＝AB时，D0=C，D1=1，D2=C，D3=1选地址A1A0=AB练习：试用4选1数据选择器74LS153实现如下逻辑函数的组合逻辑电路。例3.3.11：Note:当逻辑函数的变量个数大于数据选择器的地址输入变量个数时，需要借位。

例3.3.12

试用4选1数据选择器实现逻辑函数：解：将A、B接到地址输入端，C加到适当的数据输入端。作出逻辑函数L的真值表，根据真值表画出连线图。真值表A

BCL00000101001110010111011100011011③K<n例3.3.13：试用8选1数据选择器74LS151实现如下逻辑函数的组合逻辑电路。解：逻辑函数变形为最小项之和形式比较可得：A2=0，A1=A，A0=BD0=0，D1=1，D2=1，D3=0D4=D5=D6=D7=02.用n位地址输入的数据选择器，可以产生任何一种输入变量数不大于n+1的组合逻辑函数。3.设计时可以采用函数式比较法。控制端作为输入端，数据输入端可以综合为一个输入端。用数据选择器设计逻辑电路小结1.若要产生单输出逻辑函数时,可先考虑数据选择器。3.4.4数字比较器比较器的分类：（1）仅比较两个数是否相等。（2）除比较两个数是否相等外，还要比较两个数的大小。第一类的逻辑功能较简单，下面重点介绍第二类比较器。功能表一、一位数值比较器A,B比较有三种可能结果二、多位（>=2位）数值比较器比较原则：1.先从高位比起，高位大的数值一定大。2.若高位相等，则再比较低位数，最终结果由低位的比较结果决定。请根据这个原则设计一下：每位的比较应包括几个输入、输出？A、B两个多位数的比较：AiBi两个本位数（A>B）i-1（A=B）i-1（A<B）i-1低位的比较结果（A>B）i（A=B）i（A<B）i比较结果向高位输出每个比较环节的功能表例：2位数值比较器A1＞

B1A1＜

B1A1＝

B1A1＝

B1A1＝

B1A1＝

B1A1＝

B1A1B1数值输入××××A0＞

B0A0＜

B0A0＝

B0A0＝

B0A0＝

B0A0B0输出级联输入100010100010100010001××××××××××××100010001FA＞BFA＜BFA=BIA＞BIA＜BIA=B2位数值比较器的真值表由真值表写出逻辑表达式：由表达式画出逻辑图：A2<B2A<BA0=B0A=BA0<B0A<BA0>B0A>B

4位数值比较器

比较两个多位数A和B，需从高向低逐位比较。如两个4位二进制数A3A2A1A0和B3B2B1B0进行比较：A3<B3A<B

A3>B3A>B

A3=B3A2>B2A>B

A2=B2A1<B1A<BA1>B1A>B

A1=B1没考虑扩展输入端集成4位数值比较器A’>B’A’=B’A’<B’：扩展输入端，级联时低位向高位的进位位。若A=B时，要由这三位输入来决定比较结果。A=A3A2A1A0，B=B3B2B1B0：比较数值输入端。A>BA=BA<B：比较结果输出端（高电平有效）。4位数值比较器真值表74LS85电路图CC14585电路图扩展输入端只使用两个输出端“1”“0”（开门）TTL电路（74LS85）CMOS电路（4585）串联扩展不一样！例3.3.14：试用两片4585比较两个7位二进制数

C6C5C4C3C2C1C0和D6D5D4D3D2D1D0的大小。低位高位解：必接好例3.3.15：七位二进制数比较器。（采用两片74LS85）“1”必接好（A>B）L（A<B）LA>BA=BA<BA1B1A0B0A3B3A2B2（A=B）L74LS85（A>B）L（A<B）LA>BA=BA<BA1B1A0B0A3B3A2B2（A=B）L74LS85(1)(2)a3a2a1a0a6a5a4Ab3b2b1b0b6b5b4B高位片低位片例3.3.16：设计三个四位数的比较器，可以对A、B、C进行比较，能判断：

(1)三个数是否相等。

(2)若不相等，A数是最大还是最小。比较原则：先将A与B比较，然后A与C比较，若A=BA=C，则A=B=C；若A>B&A>C，则A最大；若A<B&A<C，则A最小。可以用两片74LS85实现。A=B=C&&A最大A最小&（A>B）L（A<B）LA>BA=BA<BC1C0C3C2（A=B）L（A>B）L（A<B）LA>BA=BA<BB1B0B3B2（A=B）L11A1A0A3A2B1B0B3B2A1A0A3A2B1B0B3B2A1A0A3A2例3.3.17:比较两个八位二进制数的大小I(A>B)只是一控制信号，并不参与产生Y（A>B）!!3.3.5加法器-构成算术运算器的基本单元一、一位加法器1.半加器，不考虑来自低位的进位，将两个一位的二进制数相加输入输出ABSCO0000011010101101半加和向高位的进位如果想用与非门组成半加器，则将上式用变换成与非形式：画出用与非门组成的半加器。2.全加器：将两个一位二进制数及来自低位的进位相加输入输出CIABSCO000000011001010011011001010101110011111174LS183明白一点，可以吗？

由真值表直接写出逻辑表达式，再经代数法化简和转换得：全加和向高位的进位画出全加器的逻辑电路图（异或门）：逻辑符号

二、多位加法器串行进位加法器（模仿手工计算方式）优点：简单缺点：慢Why？4位串行进位加法器

首先求最低位的和，并将进位向高位传递，由低向高逐次求各位的全加和，并依次将进位向高位传递，直至最高位。每一位的相加结果都必须等到低一位进位产生以后才能建立，传输延迟时间长（最差需要经过4个全加器的延迟时间）。2.超前进位加法器基本原理：加到第i位的进位输入信号Ci是两个加数第i位以前各位（0~i-1）的函数，可在相加前由A,B两数确定。（CO）i＝AiBi＋（Ai＋Bi）（CI）i优点：快，每一位的和及最后的进位基本同时产生缺点：电路复杂

在加法运算前，根据进位COi是Ai-1,Ai-2,......,A0及Bi-1,Bi-2,......,B0的函数关系得到每个位的进位CIi，这样一次就可以完成整个加法运算。