第11章(X2-3)寄存器及计数器

第11章触发器和时序逻辑电路基本RS触发器§11.1触发器同步RS触发器主从JK触发器维持阻塞型D触发器§11.2寄存器

功能数码寄存器移位寄存器存数及取数方式串行并行一个D触发器组成1位的数码寄存器CP上升沿,Q=DCP高电平、低电平、下降沿，Q均不变RSDCPQQ11.2.1数码寄存器

四位数码寄存器由4D集成电路74LS175组成4位二进制数寄存器RDQQRDQQRDQQRDQQCP1D2D3D4DR2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND〔吊高电平〕D3D2D1D0CPQ3Q2Q1Q0RGNDVcc+5V+5V

74LS175（电源〕CP1D2D3D4D1Q2Q3Q4Q4D锁存器数码寄存器4位二进制数数码寄存器由8D集成电路74LS273组成8位二进制数寄存器D3D2D1D0CPQ3Q2Q1Q0R+5V

74LS2731D8D1Q8Q8D锁存器Q4Q5Q6Q7D4D5D6D7CP8位二进制数D7~D011.2.2移位寄存器移位寄存器具有数码寄存和移位两个功能。左移单向移位寄存器右移双向移位寄存器：既可右移又可左移四位数码寄存器右移移位寄存器CQF3DCQF2DCQF1DCQF0DQ3Q2Q1Q0CP串行输入D串行输出并行输出101114010113001002000111000000Q0Q1Q2Q3右移移位寄存器输出输入数据DCP右移移位寄存器输出变化1101时序图1011CQF3DCQF2DCQF1DCQF0DQ3Q2Q1Q0CP串行输入D串行输出并行输出1101左移移位寄存器11011101循环移位寄存器CQSRDQSRDQSRDQSRDQ1Q2Q3Q4CP经4个CP脉冲循环一周CPQ1Q2Q3Q40100010100200103000141000既具有串行输入又具有并行输入的移位寄存器CPQ4CQSRDQSRDQSRDQSRDQ1Q2Q3串行输入数据Di清0脉冲&&&&D1D2D3D4L并行输入脉冲并行输入数据00001010011101R=1S=0Q1=1R=1S=0Q3=1R=1S=1Q2不变R=1S=1Q4不变1§11.3计数器计数器是用来累计时钟脉冲（CP脉冲）个数的时序逻辑部件。1.按CP脉冲输入方式分类同步计数器异步计数器2.按计数增减趋势分类加法计数器减法计数器可逆计数器3.按数制分类二进制计数器十进制计数器11.3.1二进制计数器4位二进制表示的最大数为:1111B=8+4+2+1=15D=8位二进制表示的最大数为:11111111B=16位二进制表示的最大数为:

二进制数所表示数的范围:4位二进制加法计数器状态转换表CPQ3Q2Q1Q0

000001000120010300114010050101601107011181000CPQ3Q2Q1Q0

91001101010111011121100131101141110151111要求:每来一个CP,计数器加1最低位Q0是每来一个脉冲就变化一次(由0到1，或由1到0)；以后各位则是在它相邻的低位状态由1变0(有进位)时，发生状态变化。1.异步二进制加法计数器用触发器组成计数器QQRSJKJKQn+100Qn01010111QnCP上升沿触发例:用维—阻型J-K触发器组成异步二进制加法计数器J-K触发器计数状态CPQ0频率FQ

=FCP/22分频用D触发器将一个时钟进行2分频.DCPQQCPCPQQ01频率FQ

=FCP/2D触发器的计数状态用4个维—阻型J-K触发器组成

4位异步二进制加法计数器QQRSJKQQRSJKQQRSJKQQRSJKR清0脉冲进位脉冲Q0Q1Q2Q3CP计数脉冲CP上升沿触发4位异步二进制加法计数器时序图12345678910111213141516CPQ0Q1Q2Q3000010001000100011110000异步:各触发器不同时翻转,从低位到高位依次翻转CP的上升沿Q0翻转Q0的上升沿Q1翻转Q1的上升沿Q2翻转Q2的上升沿Q3翻转优点：电路简单、可靠缺点：速度慢n位异步二进制加法计数器由n个计数型触发器构成二进制异步计数器的特点:触发器之间的连接方式由触发器的触发沿决定:若为触发,进位信号从引出;若为触发,进位信号从Q引出。每个触发器的输出频率均为输入频率的1/2——二分频n个触发器有2n个输出状态，称其模为2n，其计数容量为2n-1进位信号是逐级传递的，所以运算速度较慢当低位触发器由0→1时，向高位送去借位信号,使高位触发器翻转。2.异步二进制减法计数器1J1KC1A计数脉冲1J1KC1B1J1KC1D1J1KC1C由JK触发器构成的四位异步二进制减法计数器2.异步二进制减法计数器3.同步二进制加法计数器同步:每个触发器都用同一个CP触发JKQn+100Qn01010111Qn设计方法:

用低位的Q控制高位的J、K，决定其翻转还是不翻转。

JK＝00时，不翻转(保持原状)JK＝11时，翻转分析状态转换表，找出控制规律：CPQ3Q2Q1Q0

000001000120010300114010050101601107011181000CPQ3Q2Q1Q0

91001101010111011121100131101141110151111(1)Q0的翻转：每来一个CP，Q0翻转一次(2)Q1的翻转:Q0=1时,再来一个CP,Q1翻转一次(3)Q2的翻转:Q1Q0=11时,再来一个

CP,Q2翻转一次(4)Q3的翻转:Q2Q1Q0=111时,再来一个CP,Q3翻转一次QQRSJKQQRSJKQQRSJKQQRSJK同步二进制加法计数器设计用维—阻型J-K触发器R清0脉冲CP&Q1Q0Q0Q1Q2Q3JK=11J,K=Q0J,K=(Q1•Q0)J,K=(Q2•Q1•Q0)&Q2Q1Q0同步二进制加法计数器QQRSJKQQRSJKQQRSJKQQRSJKR清0脉冲CP&Q1Q0Q0Q1Q2Q3&Q2Q1Q0同步二进制加法计数器的波形图与异步二进制加法计数器的画法相同,但是...波形图4位同步二进制加法计数器时序图12345678910111213141516CPQ0Q1Q2Q3000010001000100011110000同步计数器各触发器在同一时刻翻转而异步计数器各触发器翻转时刻不同,低位的领先,高位的迟后,同步二进制计数器的组成规律同步二进制加法计数器的组成规律：若触发器的数目为n，模数为M=2n，各级之间的连接关系为：J1=K1=1

Ji=Ki=Qn1

Qn2

Qn3…Qni-1同步二进制减法计数器，则连接关系为：

J1=K1=1

Ji=Ki=Qn1

Qn2

Qn3…Qni-1同步计数器的特点同步计数器的特点：各触发器的CP接至同一时钟脉冲；在计数过程中，应该翻转的触发器是同时翻转的，不需要逐级推移，因而同步计数器的稳定时间只取决于单级触发器的翻转时间(与位数多少无关)，计数速度快；同步计数器的缺点：由于计数脉冲要同时加到各级触发器的CP输入端，就要求给出计数脉冲的电路具有较大的驱动能力；电路结构复杂。11.3.2十进制计数器000000101910019080001807111070601106051010504001040311003020100201100010000000输出C数字Q0Q1Q2Q3计数脉冲异步十进制加法计数器设计(用下降沿触发的维—阻型J-K触发器)JKQn+100Qn01010111QnQQRSJKCP在CP时,根据JK状态Q变化

异步十进制加法计数器设计(用下降沿触发的维—阻型J-K触发器)CPQ3Q2Q1Q0

00000100012001030011401005010160110701118100091001分析状态转换表,找出JK控制规律:(1)CP时,Q0翻转,JK=11(2)Q0

时,Q1翻转(3)Q1

时,Q2翻转,JK=11

1010100000(5)当Q3=1(Q3=0)且Q0

时,将Q1清0(4)Q0时,Q3翻转,且

Q2Q1=11时,Q3由0翻转成1

Q2Q1=00时,Q3被清成0RQQRSJKQQRSJKQQRSJKQQRSJK异步十进制加法计数器设计(用下降沿触发的维—阻型J-K触发器)CPQ0Q1Q2Q3&异步十进制加法计数器(用下降沿触发的维—阻型J-K触发器)时序图12345678910CPQ0Q1Q2Q3000010001000100010010000110000101010101011102.同步十进制加法计数器J1=K1=1J2=Q4Q1K2=Q1J3=K3=Q1Q2J4=Q3Q1Q2K4=Q111.3.3计数器分析Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲CP分析步骤:1.先列写各触发器信号输入端的逻辑表达式(驱动方程)J2=K2=Q1Q0J1=K1=Q0J0=K0=12.写出各触发器CP脉冲CP0=CP1=CP2=CP同步时序2.再列写状态转换表，分析其状态转换过程。20010011111000000011301000001101140111111111005100000011101610100111111071100000111118111111111000CPQ2Q1Q0J2＝K2＝J1＝K1＝J0＝1K0＝1Q2Q1Q0

Q1Q0Q1Q0Q0Q0

原状态控制端下状态,,,001010三位二进制同步加法计数器一位八进制同步加法计数器CPQ0Q1Q23.用波形图显示状态转换表000001001111000123456784.确定逻辑功能三位二进制同步加法计数器一位八进制同步加法计数器任意进制计数器的分析Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数脉冲CP1.写出控制端的逻辑表达式：J2=Q1Q0，K2＝1

J1=K1＝1

J0=Q2，K0＝1

CP0=CPCP1=Q0CP2=CP2.CP脉冲??异步时序2.再列写状态转换表，分析其状态转换过程：Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数脉冲CP10000111110012001011111010301001111101140111111111005100011101000CPQ2Q1Q0J2=K2=J1=K1=J0=K0=Q2Q1Q0

Q1Q0111

原状态控制端下状态,,,1Q2Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数脉冲CP如前所述，右图电路为异步五进制加法计数器。3.用波形图显示状态转换表(略)4.确定逻辑功能异步五进制加法计数器数字集成电路计数器常用数字集成电路计数器芯片举例:74LS1604位同步十进制加法计数器，直接清除74LS1614位同步二进制加法计数器，直接清除74LS1624位同步十进制加法计数器，同步清除74LS1634位同步二进制加法计数器，同步清除74LS1904位同步十进制加/减法计数器74LS1914位同步二进制加/减法计数器74LS1924位同步十进制加/减法计数器，带清除74LS1934位同步二进制加/减法计数器，带清除11.4数字集成电路计数器1.集成同步计数器74LS16174LS161是一种同步四位二进制加法集成计数器。74LS161管脚排列图74LS161逻辑功能表

0000D3D2D1D0Q3Q2Q1Q0Q3Q2Q1Q0

加法计数

××××××01××0×1×011101111Q3Q2Q1Q0CPCTTCTP当复位端=0时，输出Q3Q2Q1Q0全为零，实现异步清除功能（又称复位功能）。当=“1”，预置控制端=“0”，并且CP=CP↑时，Q3Q2Q1Q0=D3D2D1D0，实现同步预置数功能。74161时序图CRLDD0D1D2D3CPCTPCTTQ0Q1Q2Q312131415012清除置数计数保持OC任意（N）进制计数器以集成同步计数器74LS161为例，可采用不同方法构成任意（N）进制计数器。1）直接清零法直接清零法是利用芯片的复位端和与非门，将N所对应的输出二进制代码中等于“1”的输出端，通过与非门反馈到集成芯片的复位端，使输出回零。例如,用74LS161芯片构成十进制计数器

例如,用74LS161芯片构成十进制计数器，因为N=10，其对应的二进制代码为1010，将输出端Q3和Q1通过与非门接至74LS161的复位端,实现N值反馈清零法。直接清零法构成十进制计数器（a）构成电路;（b）计数过程（即状态图）Q3Q2Q1Q0CRLDCTT74LS161&CTP“1”“1”“1”(a)00000001001000111010100110000111011001010100Q3Q2Q1Q0(b)2）预置数法预置数法利用的是芯片的预置控制端和预置输入端D3D2D1D0，因是同步预置数端，所以只能采用N-1值反馈法。例如,图（a）所示的七进制计数器3）进位输出置最小数法进位输出置最小数法是利用芯片的预置控制端和进位输出端CO，将CO端输出经非门送到端，令预置输入端D3D2D1D0输入最小数M对应的二进制数，最小数M=24-N。

例如,九进制计数器N=9，对应的最小数M=24-9=7，(7)10=(0111)2，相应的预置输入端D3D2D1D0=0111，并且令=CTP=CTT=“1”，电路如图（a）所示，对应状态图如图（b）所示，从0111~1111共九个有效状态。例如,九进制计数器N=9进位输出置最小数法构成九进制计数器（同步预置）（a）构成电路;（b）计数过程（即状态图）例如,九进制计数器N=9，对应的最小数M=24-9=7，2.集成计数器74LS90(国产T4290)的逻辑结构及功能74LS90－2分频和5分频的十进制计数器

52&&CPACPBS9(1)S9(2)R0(2)R0(1)QDQAQCQB时钟输出控制信号(下降沿触发)74LS90的功能（计数功能）2分频器(二进制计数器)(五进制计数器)5分频器CPAQAn+1QAnCPBQDQCQB000010012010301141005000

52&&CPACPBS9(1)R0(2)R0(1)QDQAQCQBS9(2)S9(2)

52&&CPACPBS9(1)R0(2)R0(1)QDQAQCQB74LS90的功能(置9端、清0端的功能）R0(1)R0(2)S9(1)S9(2)功能

11任一为0清0(QDQCQBQA=0000)

任意11置9(QDQCQBQA=1001)

任一为0任一为0计数2.74LS90的应用举例S9(2)

52&&CPACPBS9(1)R0(2)R0(1)QDQAQCQBQDQCQBQAS9(1)S9(2)R0(1)R0(2)CPBCPA(1)用一片74LS90组成BCD码异步十进制计数器CP计数转换状态表如下:清0R0(1)=1R0(2)=1计数R0(1)=0R0(2)=074LS90CPAQDQCQBQA0000010001200103001140100

用74LS90组成的异步十进制计数器转换状态表每一个CPA的下降沿,QA翻转一次每一个QA的下降沿(1→0),QB翻转一次CPAQDQCQBQA

50101

60110701118100091001100000五进制(2)用一片74LS90组成六进制计数器CPAQCQBQA0000100120103011410051016110QDQCQBQAS9(1)S9(2)R0(1)R0(2)CPBCPACP进位脉冲计数脉冲当QCQB=11时,将输出清0000总结:用一片74LS90设计N进制计数器的一般方法第N个CP脉冲后,由输出端的“1”去控制清0端R0(1)、R0(2),将输出端全部清0练习1:下图是几进制计数器?答:8进制QDQCQBQAS9(1)S9