第10章数字逻辑基础和逻辑门电路

第三篇数字电子技术数字电路（也称逻辑电路）：着重于电路输出状态与输入状态之间的逻辑关系。数字电路：工作于数字信号之下的电路。数字信号：是由0、1组成的信号，实际上也是一种脉冲信号。二、数字电路的特点1）输入、输出信号均为离散的、不连续的信号，其状态要么是“1”，要么是“0”。2）半导体器件工作在饱和区或截止区，即工作在开关状态。（晶体三极管或场效应管均作为开关元件）。3）所研究的主要问题是输入和输出之间的关系，而不是大小和相位的关系。课程内容课程内容电子技术发展经历四代第一代：电子管1906四、数字电子技术的发展与应用第二代：晶体管1947

美国贝尔实验室三位科学家肖克利、巴丁、布拉顿发明。第三代：第一片集成电路（IC），1958第四代：大规模集成电路（LSI）和超大规模集成电路（VLSI），20世纪70—80年代走进第五代：甚超大规模集成电路（UVLSI）第一代电子器件——真空二极管。美国科学家佛莱明在1904年发明的，它具有整流和检波作用。第一代：电子管1906电子管晶体管之父威廉•肖克利第一只晶体管第二代：晶体管1947集成电路技术是通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片上，执行特定电路或系统功能。

第三代：第一片集成电路（IC），1958大规模集成电路(largescaleintegration)：简称LSI，集成度在一千个元件以上或一百个门电路以上称为大规模集成电路。第四代：大规模及超大规模集成电路超大规模集成电路

1977年，诞生了超大规模集成电路，在单片钮扣大小的硅片上包含了十万个以上的晶体管和元件。近年来，集成度还在不断地提高，正以惊人的速度向前发展着。微电子技术

微电子技术是信息社会的基石。实现信息化的网络及其关键部件不管是各种计算机还是通讯电子装备，它们的基础都是集成电胳。

随着集成电路技术的发展，使整机、电路与元件、器件之间的明确界限被突破，器件问题、电路问题和整机系统问题已经结合在一起，体现在一小块硅片上，这就形成了固体物理、器件工艺与电子学三者交叉的新技术学科一微电子学。随着集成电路技术的广泛渗透和延拓，它将是一个更为广泛的边缘性学科。

数字电路的特点：1.所处理的数字信号只有两种取值(1、0）；2.电路抗干扰能力强；3.信息便于长期存储，便于计算机处理。数字电路

组合逻辑电路：门组成

时序逻辑电路：触发器组成集成电路数字集成电路模拟集成电路概述：上页下页返回翻页数字电子技术第10章数字逻辑基础和逻辑门电路10.2逻辑代数及基本运算规则10.3逻辑门10.4逻辑函数的表示和化简返回第10章上页下页10.1数制和编码本章要求：1.掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解TTL门电路的特点。2.会用逻辑代数的基本运算法则化简逻辑函数。3.学会数字集成电路的使用方法。10.1数制和编码1.数制：数的进位和计算方式

(基数和位权）十进制、二进制、八进制、十六进制2.数制间的互换十进制数转换为非十进制数二进制数与2n二进制数1)十进制数转换为二进制数十进制转换成二进制整数部分的转换除基取余法：用目标数制的基数（R=2）去除十进制数，第一次相除所得余数为目的数的最低位K0，将所得商再除以基数，反复执行上述过程，直到商为“0”，所得余数为目的数的最高位Kn-1。例：（29）D=（？）B29147310222221K00K11K21K31K4LSBMSB得（29）D=（11101）B十进制转换成二进制小数部分的转换乘基取整法：小数乘以目标数制的基数（R=2），第一次相乘结果的整数部分为目的数的最高位K-1，将其小数部分再乘基数依次记下整数部分，反复进行下去，直到小数部分为“0”，或满足要求的精度为止（即根据设备字长限制，取有限位的近似值）。例：将十进制数（0.723）D转换成ε不大于2-6的二进制数。

ε不大于2-6

，即要求保留到小数点后第六位。例：将十进制数（0.723）D转换成ε不大于2-6的二进制数。0.7232K-110.446K-20.892K-30.784K-40.568K-50.136由此得：(0.723)D=(0.101110)B十进制二进制八进制、十六进制第一节数制与编码0.2722222201110K-62）十六进制转换为十进制(5ABF)16=(?)10(5ABF)16=5×163+10×162+11

×161+15

×160

=

5×4096+10×256+11

×16+15

×1=(23231)10（135.6875)10=(10000111.1011)23）二进制数转换为2n进制数(1110111.0110101)2=(?)823=8

1110111.011010100167.324(1110111.0110101)2=(167.324)8(1110111.0110101)2=(?)1624=1601110111.01101010776

A

1110111.0110101)2=(77.6A)16.3.二——十进制编码编码：用若干位二进制数码的组合表示各种数字、符号或某个信息的过程。BCD编码（二——十进制编码）：用4位二进制数码表示一位十进制数的过程。十进制

有权码无权码（余3BCD码）8421BCD码2421BCD码0000000000011100010001010020010001001013001100110110401000100011150101010110006011001101001701110111101081000111010019100111111100(135.6875)10=()8421BCD（135.6875)10=()2000100110101.011010000111010110000111.1011

逻辑代数又称布尔代数，是分析与设计逻辑电路的工具。逻辑代数表示的是逻辑关系，它的变量取值只有1和0，表示两个相反的逻辑关系。上页下页

基本运算有：乘（与）运算、加（或）运算、求反（非）运算。翻页返回10.2逻辑代数及基本运算规则1.基本逻辑运算1)与逻辑关系及运算+UFAB“与”逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。设：开关断开，灯不亮用逻辑“0”表示；开关闭合，灯亮用逻辑“1”表示。000101110100ABY与逻辑关系状态表A＆BF“与”逻辑符号F=AB逻辑表达式2）或逻辑关系及运算+UFAB

“或”逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。或逻辑关系状态表000111110110ABYF=A+B逻辑表达式BAF

≥1“或”逻辑符号非逻辑真值表3）非门电路

AF

当决定某一事件的条件满足时，事件不发生；反之事件发生。逻辑表达式

F=A“-”非逻辑运算符UFAR1001逻辑符号AF1

电平的高低一般用“1”和“0”两种状态区别，若规定高电平为“1”，低电平为“0”则称为正逻辑。反之则称为负逻辑。若无特殊说明，均采用正逻辑。100VUCC高电平低电平2.逻辑代数基本定律

上页下页翻页返回A•0=0,A•1=A,A•A=A逻辑乘

A+0=A,A+1=1,A+A=A逻辑加逻辑非

A•A=0,A+A=1,A=A0A1AAAAAAA1A2.逻辑代数的基本运算法则普通代数不适用！证:结合律分配律A+1=1

AA=A.交换律：A+B=B+A,A•B=B•A上页下页

A•B=A+B，A+B=A•B反演定理：翻页返回第10章110011111100列状态表证明：AB00011011111001000000上页下页返回吸收律(1)A+AB=A(2)A(A+B)=A对偶式对偶关系：

将某逻辑表达式中的与(•)换成或

(+)，或(+)换成与(•)，得到一个新的逻辑表达式，即为原逻辑式的对偶式。若原逻辑恒等式成立，则其对偶式也成立。（3）（4）对偶式证明：A+AB=A（3）（4）对偶式（5）（6）对偶式上页下页第10章[例题10.2.1]证明AB+AC+BC=AB+AC解：AB+AC+BC=AB+AC+(A+A)BC

=AB+AC+ABC+ABC=AB+ABC+AC+ABC=AB(1+C)+A(C+BC)=AB+AC本节结束返回

逻辑门电路是数字电路中最基本的逻辑元件。

门电路的基本概念

基本逻辑关系为“与”、“或”、“非”三种。10.3逻辑门电路

门电路主要有：与门、或门、非门、与非门、或非门、异或门等。

所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。

门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。R1）

二极管的开关特性导通截止相当于开关断开相当于开关闭合S3V0VSRRD3V0V1.晶体管的开关作用2）

三极管的开关特性—“非”逻辑关系饱和截止3V0VuO0相当于开关断开相当于开关闭合uOUCC+UCCuiRBRCuOTuO+UCCRCECuO+UCCRCEC3V0V二极管“与”门电路

1.电路2.工作原理输入A、B、C全为高电平“1”，输出Y为“1”。输入A、B、C不全为“1”，输出Y

为“0”。0V0V0V0V0V3V+U12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC“与”门逻辑状态表0V3V二极管“与”门电路3.逻辑关系：“与”逻辑即：有“0”出“0”，

全“1”出“1”Y=ABC逻辑表达式：

逻辑符号：&ABYC00000010101011001000011001001111ABYC“与”门逻辑状态表二极管“或”门电路

1.电路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC“或”门逻辑状态表3V3V-U12VRDADCABYDBC2.工作原理输入A、B、C全为低电平“0”，输出Y为“0”。输入A、B、C有一个为“1”，输出Y

为“1”。二极管“或”门电路3.逻辑关系：“或”逻辑即：有“1”出“1”，

全“0”出“0”Y=A+B+C逻辑表达式：逻辑符号：ABYC>100000011101111011001011101011111ABYC“或”门逻辑状态表三极管“非”门电路+UCC-UBBARKRBRCYT

1

0截止饱和逻辑表达式：Y=A“0”10“1”

1.电路“0”“1”AY“非”

门逻辑状态表逻辑符号1AY“与非”门电路有“0”出“1”，全“1”出“0”“与”门&ABCY&ABC“与非”门00010011101111011001011101011110ABYC“与非”门逻辑状态表Y=ABC逻辑表达式：1Y“非”门“或非”门电路有“1”出“0”，全“0”出“1”1Y“非”门00010010101011001000011001001110ABYC“或非”门逻辑状态表“或”门ABC>1“或非”门YABC>1Y=A+B+C逻辑表达式：例：根据输入波形画出输出波形ABY1有“0”出“0”，全“1”出“1”有“1”出“1”，全“0”出“0”&ABY1>1ABY2Y2“与”门ABF＆F=AB“与非”门FAB＆F=AB“或非”门ABF≥1F=A+B“或”门AB≥1FF=A+B“非”门1FAF=A名称图形符号逻辑表达式功能说明输入全1，输出为1输入有0，输出为0输入有1，输出为1输入全0，输出为0输入为1，输出为0输入为0，输出为1输入全1，输出为0输入有0，输出为1输入有1，输出为0输入全0，输出为1基本门电路上页下页返回翻页10.3.3

集成门电路其逻辑符号、逻辑表达式、逻辑状态表与前述与非门完全相同。

TTL门电路（Transistor-TransistorLogic）：是双极型集成电路，输入输出均采用晶体管，故称为晶体管—晶体管逻辑门电路，简称TTL门电路。TTL、CMOS门电路1、TTL与非门具有速度快、可靠性高和微型化等优点。输入级中间级输出级TTL“与非”门电路电路T5Y

R3R5AB

CR4R2R1T3T4T2+5VT1E2E3E1B等效电路C多发射极三极管TTL与非门电路组成输出级由D3、T4、T5和电阻R4组成。T4与T5组成推拉式输出结构，具有较强的负载能力。输入级由多发射极晶体管T1、二极管D1、D2和电阻R1组成。实现输入变量A、B的与运算。中间级由T2、R2和R3组成。T2的集电极C2和发射极E2分别提供两个相位相反的电压信号。TTL与非门工作原理输入端至少有一个（设A端）接低电平：0.3V3.6V1V3.6VT1管:A端发射结导通，UB1=UA+UBE1=1V，其它发射结反偏截止。（5-0.7-0.7）V=3.6V因为UB1=1V,所以T2、T5截止,UC2≈Ucc=5V。T4：工作在放大状态5V电路输出高电平：输入端全接高电平：3.6V2.1V0.3VT1:UB1=UBC1+UBE2+UBE5=0.7V×3=2.1V电路输出低电平：UOL=0.3V3.6VT1：发射结反偏，集电极正偏，工作在倒置放大状态且T2、T5导通。T2：工作在饱和状态T4：UC2=UCES2+UBE5≈1V，T4截止。T5：处于深饱和状态TTL与非门工作原理有“0”出“1”全“1”出“0”“与非”逻辑关系00010011101111011001011101011110ABYC“与非”门逻辑状态表Y=ABC逻辑表达式：Y&ABC“与非”门CT74LS00“与非”门的外形图和外引线排列图7400外引脚排列7420外引脚排列2.三态“与非”门TSL

三态“与非”门：具有0、1、高阻态

三种输出状态的门电路。

特点：可并联使用，传输数据互不影响2.三态“与非”门TSL当控制端为高电平“1”时，实现正常的“与非”逻辑关系

Y=A•B“1”控制端DE

电路T5Y

R3R5AB

R4R2R1T3T4T2+5VT1截止三态输出“与非”门“0”控制端DET5Y

R3R5AB

R4R2R1T3T4T2+5VT11.电路导通1V1V截止截止当控制端为低电平“0”时，输出Y处于开路状态，也称为高阻状态。&YEBA逻辑符号0

高阻0

0

1

1

0

1

11

1

0

111

1

10表示任意态

三态输出“与非”门三态输出“与非”状态表ABEY输出高阻功能表使能端的两种控制方式低电平使能高电平使能三态门的逻辑符号ABFEFABE三态输出逻辑门（TSL门）三态门应用：可实现用一条总线分时传送几个不同的数据或控制信号。“1”“0”“0”如图所示：总线&A1B1E1&A2B2E2&A3B3E3A1

B1MOS管的开关特性数字逻辑电路中的MOS管均是增强型MOS管，特点如下：当|UGS|>|UT|时，管子导通，导通电阻很小，D、S之间相当开关闭合。当|UGS|<|UT|时，管子截止，D、S之间相当于开关断开。NMOSPMOS3、MOS门电路PMOSNMOS（1）输入低电平UIL=0V:UGS1＜UT1T1截止|UGS2|＞UT2电路中电流近似为零，UDD主要降在T1，输出高电平UOH≈UDD。T2导通（2）输入高电平UIH=UDDT1通、T2止，UDD主要降在T2，输出低电平UOL≈0V。实现逻辑非功能：漏极相连作输出端1））CMOS与非门两管特性对称，NMOS管的衬底接到电路的最低电位，PMOS管的衬底接到电路的最高电位。衬底与漏源间的PN结始终处于反偏。柵极相连作输入端电源电压UDD＞UT1+|UT2|，UDD适用范围较大(3～18V)。

UT1：NMOS的开启电压;

UT2：PMOS的开启电压。2）CMOS与非门与非门电路结构：当A和B为高电平时：输出低电平当A和B有一个或一个以上低电平时：电路输出高电平结论：电路实现与非逻辑功能。其它类型的CMOS门电路与非门工作原理：PMOS管T3、T4并联NMOS管T1、T2串联每个输入端与一对NMOS和PMOS管的栅极相连。

A和B有一个或一个以上为低电平时，与低电平相连的NMOS管截止、PMOS管导通，输出高电平。011当A和B为高电平时，T1和T2导通，T3和T4截止，输出低电平。

1103）CMOS或非门或非门电路结构：当A和B为低电平时：输出高电平当A和B有一个或一个以上高电平时：电路输出低电平结论：电路实现或非逻辑功能。其它类型的CMOS门电路或非门工作原理：PMOS管T3、T4串联NMOS管T1、T2并联当A和B为低电平时，T1和T2截止，T3和T4导通，输出高电平。

A和B有一个或一个以上为高电平时，与高电平相连的NMOS管导通、PMOS管截止，输出低电平。每个输入端与一对NMOS和PMOS管的栅极相连。函数化简的目的

逻辑电路所用门的数量少

每个门的输入端个数少

逻辑电路构成级数少

逻辑电路保证能可靠地工作降低成本提高电路的工作速度和可靠性10.4逻辑函数的化简与或表达式最简的标准

与项最少，即表达式中“+”号最少。

每个与项中变量数最少，即表达式中“”号最少。实现电路的与门少下级或门输入端个数少与门的输入端个数少逻辑函数的表示方法1、几种表示方法。例：有一T形走廊，在相会处有一路灯，在进入走廊的A、B、C三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设A、B、C代表三个开关（输入变量）；Y代表灯（输出变量）。逻辑式逻辑状态表逻辑图卡诺图波形图

1）

列逻辑状态表设：开关闭合其状态为“1”，断开为“0”灯亮状态为“1”，灯灭为“0”用输入、输出变量的逻辑状态（“1”或“0”）以表格形式来表示逻辑函数。三输入变量有八种组合状态n输入变量有2n种组合状态

0000

A

B

C

Y0011010101101001101011001111

2）逻辑式取Y=“1”(或Y=“0”)列逻辑式取Y=“1”

用“与”“或”“非”等运算来表达逻辑函数的表达式。(1)由逻辑状态表写出逻辑式对应于Y=1，若输入变量为“1”，则取输入变量本身(如A)；若输入变量为“0”则取其反变量(如A)。一种组合中，输入变量之间是“与”关系，

0000

A

B

C

Y0011010101101001101011001111各组合之间是“或”关系

2）逻辑式反之，也可由逻辑式列出状态表。

0000

A

B

C

Y0011010101101001101011001111

3）

逻辑图YCBA&&&&&&&>1CBA2.逻辑函数的化简经过简化，则可使用较少的逻辑门实现同样的逻辑功能。利用逻辑代数变换，可用不同的门电路实现相同的逻辑功能。化简方法公式法卡诺图法可节省器件，降低成本，提高电路工作的可靠性。1）用“与非”门构成基本门电路(2)应用“与非”门构成“或”门电路(1)应用“与非”门构成“与”门电路AY&B&BAY&&&由逻辑代数运算法则：由逻辑代数运算法则：&YA(3)应用“与非”门构成“非”门电路(4)用“与非”门构成“或非”门YBA&&&&由逻辑代数运算法则：例1：化简2）应用逻辑代数运算法则化简（1）并项法例2：化简（2）配项法例3：化简（3）加项法（4）吸收法吸收例4：化简例5：化简吸收吸收吸收吸收

3.应用卡诺图化简卡诺图:是与变量的最小项对应的按一定规则排列的方格图，每一小方格填入一个最小项。最小项：对于n输入变量有2n种组合,其相应的乘积项也有2n个，则每一个乘积项就称为一个最小项。其特点是每个输入变量均在其中以原变量和反变量形式出现一次，且仅一次。如：三个变量，有8种组合，最小项就是8个，卡诺图也相应有8个小方格。在卡诺图的行和列分别标出变量及其状态。m0m100000101m2m3m4m5m6m7010011100101110111234567最小项二进制数十进制数编号最小项编号i：各输入变量取值看成二进制数，对应十进制数。001ABC000m0m1m2m3m4m5m6m7100000000100000011010011100101110111000000000000100000010000001000000100000010000001111111三变量的最小项

最小项的性质：同一组变量取值：任意两个不同最小项的乘积为0，即mimj=0(i≠j)。全部最小项之和为1，即任意一组变量取值：只有一个最小项的值为1，其它最小项的值均为0。逻辑函数的标准形式标准积之和(最小项）表达式式中的每一个乘积项均为最小项解：例：的标准积之和表达式。求函数利用互补律，补上所缺变量B。利用互补律，补上所缺变量D。逻辑函数的标准形式ABC000001010011100101110111mi01234567F01010101例：已知函数的真值表，求该函数的标准积之和表达式。

从真值表找出F为1的对应最小项。解:0011111171然后将这些项逻辑加。F(A,B,C)函数的最小项表达式是唯一的。0113110151二变量K图AB

mi图形法化简函数卡诺图（K图）图中一小格对应真值表中的一行，即一个最小项，又称真值图。AABBABBAABABAB1010m0m1m2m300011011

m0

m1

m2

m310001111000011110m4m5m6m7m0m1m2m3m4m5m6m7m12m13m14m15m8m9m10m11ABCD三变量K图四变量K图特点：m0m1m2m3000011110图形法化简函数0001111000011110ABCD（1）n个逻辑变量的函数，卡诺图有2n个方格，对应2n个最小项。（2）行列两组变量取值按循环码规律排列，相邻最小项为逻辑相邻项。（3）相邻有邻接和对称两种情况。特点：1.已知函数为最小项表达式，存在的最小项对应的格填1，其余格均填0。2.若已知函数的真值表，将真值表中使函数值为1的那些最小项对应的方格填1，其余格均填0。3.函数为一个复杂的运算式，则先将其变成与或式，再用直接法填写。图形法化简函数用卡诺图表示逻辑函数例：某函数的真值表如图所示，用卡诺图表示该逻辑函数。ABCF00000100100100010111110101111110ABC000111100111110000F=ABC+ABC+ABC+ABC例：用卡诺图表示该逻辑函数ABC0001111001100001111011111100000001111000011110ABCD四变量K图m0m1m2m3m4m5m6m7m12m13m14m15m8m9m10m11

两个相邻格圈在一起，结果消去一个变量。ABD

ADA1

四个相邻格圈在一起，结果消去两个变量。

八个相邻格圈在一起，结果消去三个变量。卡诺图化简函数依据：几何相邻的2i（i=1、2、3…n）个小格可合并在一起构成正方形或矩形圈，消去i个变量，而用含（n-i）个变量的积项标注该圈。

上下左右几何相邻的方格内，只有一个因子不同。

十六个相邻格圈在一起，结果mi=1。卡诺图合并最小项原则：（1）圈要尽可能大，每个圈包含2n个相邻项。（2）圈的个数要少，使化简后逻辑函数的与项最少。（3）所有含1的格都应被圈入，以防止遗漏积项。（4）圈可重复包围但每个圈内必须有新的最小项。

与或表达式的简化步骤由真值表或函数表达式画出逻辑函数的卡诺图。合并相邻的最小项，注意将图上填1的方格圈起来，要求圈的数量少、范围大，圈可重复包围但每个圈内必须有新的最小项。按取同去异原则,每个圈写出一个与项。最后将全部与项进行逻辑或，即得最简与或表达式。(2)卡诺图（a)根据状态表画出卡诺图如:ABC00100111101111将输出变量为“1”的填入对应的小方格,为“0”的可不填。

0000

A

B

C

Y0011010