第8章组合逻辑电路

8.1门电路8.2逻辑函数的表示方法及其转换8.4常用组合逻辑电路8.3组合逻辑电路的分析与设计第8章

组合逻辑电路1.掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解TTL门电路、CMOS门电路的特点。2.会分析和设计简单的组合逻辑电路。3.理解加法器、编码器、译码器等常用组合逻辑电路的工作原理和功能。本章要求：交通信号灯故障检测电路FGYR&>1>1&>1>1KAKA

发生故障时，F=1，晶体管导通,继电器KA通电，其触点闭合,故障指示灯亮。

由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的数值，而是有一定的变化范围。

门电路是用以实现逻辑关系的电子电路，与前面所讲过的基本逻辑关系相对应。

门电路主要有：与门、或门、非门、与非门、或非门、异或门等。8.1

门电路电平的高低一般用“1”和“0”两种状态区别，若规定高电平为“1”，低电平为“0”则称为正逻辑。反之则称为负逻辑。若无特殊说明，均采用正逻辑。100VUCC高电平低电平8.1.1基本门电路及其组合1.分立元器件基本逻辑门电路（1）二极管和晶体管的开关特性R相当于开关断开相当于开关闭合SSR3V0VRD（2）.三极管的开关特性3V0V+UCCuiRBRCuOTuO+UCCRCECuO+UCCRCEC（2）

二极管“与”门电路电路工作原理输入A、B、C全为高电平“1”，输出Y为“1”。输入A、B、C不全为“1”，输出Y

为“0”。0V0V0V0V0V3V+U12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC“与”门逻辑状态表0V3V逻辑关系：“与”逻辑即：有“0”出“0”，

全“1”出“1”Y=ABC逻辑表达式：

逻辑符号：&ABYC00000010101011001000011001001111ABYC“与”门逻辑状态表(3)二极管“或”门电路

电路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC“或”门逻辑状态表3V3V-U12VRDADCABYDBC工作原理输入A、B、C全为低电平“0”，输出Y为“0”。输入A、B、C有一个为“1”，输出Y

为“1”。逻辑关系：“或”逻辑即：有“1”出“1”，

全“0”出“0”Y=A+B+C逻辑表达式：逻辑符号：ABYC>100000011101111011001011101011111ABYC“或”门逻辑状态表(4)晶体管“非”门电路+UCC-UBBARKRBRCYT10截止饱和逻辑表达式：Y=A“0”10“1”电路“0”“1”AY“非”门逻辑状态表逻辑符号1AY“与非”门电路2.基本逻辑门电路的组合+UCCAR1RCYTBDADBR2CDC“与非”门电路有“0”出“1”，全“1”出“0”“与”门&ABCY&ABC“与非”门00010011101111011001011101011110ABYC“与非”门逻辑状态表Y=ABC逻辑表达式：1Y“非”门“或非”门电路有“1”出“0”，全“0”出“1”1Y“非”门00010010101011001000011001001110ABYC“或非”门逻辑状态表“或”门ABC>1“或非”门YABC>1Y=A+B+C逻辑表达式：与或非门电路&ABY&CD>1&ABY&CD>1例：根据输入波形画出输出波形ABY1有“0”出“0”，全“1”出“1”有“1”出“1”，全“0”出“0”&ABY1>1ABY2Y2逻辑电路如图所示，当输入输入B为方波时，则输出F应为()(a)“1”(b)“0” (c)方波

8.1.2TTL门电路TTL(Transistor-TransistorLogic)(晶体管—晶体管逻辑门电路)

TTL门电路是双极型集成电路，与分立元件相比，具有速度快、可靠性高和微型化等优点，目前分立元件电路已被集成电路替代。下面介绍集成“与非”门电路的工作原理、特性和参数。输入级中间级输出级1典型TTL“与非”门电路电路T5Y

R3R5AB

CR4R2R1T3T4T2+5VT1E2E3E1B等效电路C多发射极晶体管(1)输入全为高电平“1”(3.6V)时E2E3E1B等效电路CT5Y

R3R5AB

CR4R2R1T3T4T2+5VT14.3VT2、T5饱和导通钳位2.1VE结反偏截止“0”(0.3V)

负载电流（灌电流）输入全高“1”,输出为低“0”1VT4(2)输入端有任一低电平“0”(0.3V)E2E3E1B等效电路CT5YR3R5AB

CR4R2R1T3T4T2+5VT11VT2、T5截止

负载电流（拉电流）(0.3V)“1”“0”输入有低“0”输出为高“1”

流过E结的电流为正向电流5VVY5-0.7-0.7

=3.6V有“0”出“1”全“1”出“0”“与非”逻辑关系00010011101111011001011101011110ABYC“与非”门逻辑状态表Y=ABC逻辑表达式：Y&ABC“与非”门4路2输入与非门引脚排列和逻辑图电压传输特性：输出电压UO与输入电压Ui的关系。CDE2.TTL“与非”门电路电压传输特性及参数电压传输特性测试电路01231234Ui/VUO/V&+5VUiUoVVABT5Y

R3R5AB

CR4R2R1T3T4T2+5VT1ABCDE电压传输特性典型值3.6V，2.4V为合格典型值0.3V，0.4V为合格输出高电平电压UOH输出低电平电压UOL（1）输出高电平电压UOH和输出低电平电压UOLUO/V01231234Ui/VT5Y

R3R5AB

CR4R2R1T3T4T2+5VT1ABDE低电平噪声容限电压UNL—保证输出高电平电压不低于额定值90%的条件下所允许叠加在输入低电平电压上的最大噪声（或干扰）电压。UNL=UOFF–UIL允许叠加干扰定量说明门电路抗干扰能力UOFF

UOFF是保证输出为额定高电平的90%时所对应的最大输入低电平电压。0.9UOH输入低电平电压UILO1231234

Ui/VUO/V输入高电平电压UIHAB高电平噪声容限电压UNH—保证输出低电平电压的条件下所允许叠加在输入高电平电压上的最大噪声（或干扰）电压。UNH=UIH–UON允许叠加干扰定量说明门电路抗干扰能力

UON是保证输出为额定低电平时所对应的最小输入高电平电压。DEO1231234

Ui/VUO/VUON

指一个“与非”门能带同类门的最大数目，它表示带负载的能力。对于TTL“与非”门NO

8。输入高电平电流IIH和输入低电平电流IIL

当某一输入端接高电平，其余输入端接低电平时，流入该输入端的电流，称为高电平输入电流IIH（A）。

当某一输入端接低电平，其余输入端接高电平时，流出该输入端的电流，称为低电平输入电流IIL（mA）。（2）扇出系数NO10

当某一输入端接低电平，其余输入端接高电平时，流出该输入端的电流，称为低电平输入电流IIL

（mA）。若要保证输出为高电平，则对电阻值有限制RIIL<UNL&&Y11R（3）平均传输延迟时间tpd50%50%tpd1tpd2TTL的tpd约在10ns~40ns，此值愈小愈好。输入波形ui输出波形uO3.集电极开路的门电路（OC门）推拉式输出电路结构存在局限性。输出端不能并联使用，否则，若两个门一个输出高电平另一个输出低电平，当两个门的输出端并联以后，将有很大的电流从截止门流到导通门，可能使这两个门损坏。集电极开路门就是为克服以上局限性而设计的一种TTL门电路。集电极开路门简称OC门(Open-CollectorGate)T5Y

R3AB

CRLR2R1T2T1&YCBA有源负载集电极开路与非门电路特点

（1）“OC”门可以直接接负载，如继电器、指示灯、发光二极管等。普通TTL“与非”不允许直接驱动电压高于5V的负载，否则将被损坏。

（2）“OC”门可“线与”。即：将几个“OC”门的输出端相联，再接电源和负载；将多个输出信号直接相联，按“与”逻辑输出。普通TTL“与非”不允许直接相联！OC门的特点：1.输出端可直接驱动负载如：Y&CBAKA+24VKA~2202.几个输出端可直接相联&A1B1C1Y1&A2B2C2Y2&A3B3C3Y3URLY“1”“0”“0”“0”“0”OC门的特点：1.输出端可直接驱动负载如：Y&CBAKA+24VKA~2202.几个输出端可直接相联&A1B1C1Y1&A2B2C2Y2&A3B3C3Y3URLY“1”“0”“0”“1”“线与”功能0当控制端为高电平“1”时，实现正常的“与非”逻辑关系

Y=A•B“1”控制端DED截止T5Y

R3R5AB

R4R2R1T3T4T2+5VT14.三态输出与非门电路（TS门）“0”控制端DET5Y

R3R5AB

R4R2R1T3T4T2+5VT1导通1V1V当控制端为低电平“0”时，输出Y处于开路状态，也称为高阻状态。&YEBA逻辑符号0

高阻0

0

1

1

0

1

11

1

0

111

1

10表示任意态三态输出“与非”门三态输出“与非”状态表ABEY输出高阻功能表三态门应用：可实现用一条总线分时传送几个不同的数据或控制信号。“1”“0”“0”如图所示：总线&A1B1E1&A2B2E2&A3B3E3A1

B1三态门构成双向总线E为“1”时，G1三态门处于工作态，G1就将数据输入信号D0的非送到数据总线，G2三态门处于高阻状态；当E为“0”时，G1三态门处于高阻状态，G2三态门处于工作态，G2就将数据总线上的信号的非送到D1。通过改变控制信号E状态，实现分时的数据双向传送。8.3.1CMOS门电路

1.CMOS“非”门电路DSGSDG+UDDAYT1T2PMOS管NMOS管CMOS管负载管驱动管(互补对称管)A=“1”时，T1导通，

T2截止，Y=“0”A=“0”时，T1截止，

T2导通，Y=“1”Y=AY=A2.CMOS传输门电路UDDuiT1T2CCuO控制极控制极（1）电路（2）工作原理设：10V0V可见ui在0~10V连续变化时，至少有一个管子导通，传输门打开，（相当于开关接通）ui可传输到输出端，即uO=ui，所以COMS传输门可以传输模拟信号，也称为模拟开关。（0~7V）导通（3~10V）导通2.CMOS与非门电路由两个串联的N沟道增强型MOS管T1和T2和两个并联的P沟道增强型MOS管T3和T4组成。当至少有一个为低电平时，T1、T2中就至少有一管截止，T3、T4中就至少有一管导通，输出为高电平；当输入均为高电平时，T1和T2都导通，T3和T4都截止，输出为低电平。输出Y和输入A、B的逻辑关系2.CMOS或非门电路其电路形式刚好和与非门相反，并联的两个驱动管T1和T2为N沟道增强管，串联的两个负载管T3和T4为P沟道增强管。当输入A、B均为低电平时，T1和T2都截止，T3和T4都导通，输出为高电平；当输入A、B中至少有1个为高电平时，T1、T2中至少有1个导通，T3、T4中至少有1个截止，输出为低电平。输出Y和输入A、B的逻辑关系CMOS电路优点(1)静态功耗低（每门只有0.01mW,TTL每门10mW)(2)抗干扰能力强(3)扇出系数大(4)允许电源电压范围宽(3~18V)TTL电路优点(1)速度快(2)抗干扰能力强(3)带负载能力强8.2.1逻辑函数的表示方法1.逻辑状态表(真值表)

逻辑状态表：是由变量的所有可能取值组合及其对应的函数值所构成的表格。逻辑状态表列写方法：每一个变量均有0、1两种取值，n个变量共有2i种不同的取值，将这2i种不同的取值按顺序（一般按二进制递增规律）排列起来，同时在相应位置上填入函数的值，便可得到逻辑函数的状态表。例如：当A=B=1、或则B=C=1时，函数Y=1；否则Y=0。8.2逻辑函数的表示方法及其转换逻辑状态表逻辑函数的表示方法ABY001011101110ABCY000000100100011010001011110111110110AY一输入变量，二种组合二输入变量，四种组合三输入变量，八种组合逻辑状态表（四输入变量）逻辑函数的表示方法ABCDY0000100010001010011101000010110110001111ABCDY1000110011101011011111001110111110111111四输入变量，16种组合

输入变量的组合：二变量有四种；三变量有八种；四变量有十六种。如果有n个输入变量，则有2n种组合。

（2）、逻辑函数(表达)式逻辑表达式：是由逻辑变量和与、或、非3种运算符连接起来所构成的式子。函数的标准与或表达式的列写方法：将函数的逻辑状态表中那些使函数值为1的最小项相加，便得到函数的标准与或表达式。B、逻辑函数的最小项表达式任何一个逻辑函数都可以表示成唯一的一组最小项之和，称为标准与或表达式，也称为最小项表达式对于不是最小项表达式的与或表达式，可利用公式A＋A＝1和分配律A(B+C)＝AB＋BC来配项展开成最小项表达式。如果列出了函数的真值表，则只要将函数值为1的那些最小项相加，便是函数的最小项表达式。m1＝ABCm5＝ABCm3＝ABCm2＝ABC将真值表中函数值为0的那些最小项相加，便可得到反函数的最小项表达式。(3)、逻辑图逻辑图：是由表示逻辑运算的逻辑符号所构成的图形。Ｙ＝ＡＢ＋ＢＣＡＢＢＣ(5)、波形图波形图：是由输入变量的所有可能取值组合的高、低电平及其对应的输出函数值的高、低电平所构成的图形。Ｙ＝ＡＢ＋ＢＣＡＢＣＹ００００００１００１０００１１１１０００１０１０１１０１１１１１００００Ｙ(4)、卡诺图逻辑乘用“与”门实现，逻辑加用“或”门实现，求反用“非”门实现。

下面举例说明这几种表示方法。例：有一T形走廊，在相会处有一路灯，在进入走廊的A、B、C三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设A、B、C代表三个开关（输入变量）；Y代表灯（输出变量）。

1.列逻辑状态表设：开关闭合其状态为“1”，断开为“0”灯亮状态为“1”，灯灭为“0”用输入、输出变量的逻辑状态（“1”或“0”）以表格形式来表示逻辑函数。三输入变量有八种组合状态n输入变量有2n种组合状态

0000

A

B

C

Y0011010101101001101011001111

任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。2.逻辑式取Y=“1”(或Y=“0”)列逻辑式取Y=“1”

用“与”“或”“非”等运算来表达逻辑函数的表达式。(1)由逻辑状态表写出逻辑式对应于Y=1，若输入变量为“1”，则取输入变量本身(如A)；若输入变量为“0”则取其反变量(如A)。一种组合中，输入变量之间是“与”关系，

0000

A

B

C

Y0011010101101001101011001111各组合之间是“或”关系2.逻辑式反之，也可由逻辑式列出状态表。

0000

A

B

C

Y00110101011010011010110011113.逻辑图YCBA&&&&&&&>1CBA1、逻辑电路图逻辑代数式BABY=AB+ABABA1&AB&1≥18.2.2逻辑函数表示方法之间的转换从输入到输出逐级写出2、由逻辑状态表到逻辑图的转换逻辑状态表逻辑表达式11最简与或表达式化简22a．取Y=1(或Y＝0)列逻辑式：

b．对一种组合而言，输入变量之间是“与”的逻辑关系。对应于Y＝1，如果输人变量为“1”，则取其原变量(如A)；如果输入变量为“0”，则取其反变量(如)。而后取乘积项。

c．各种组合之间．是“或”的逻辑关系。

&画逻辑图3&&≥1最简与或表达式CBACBCACYCBACY&&BCAC若用与非门实现，将最简与或表达式变换乘最简与非-与非表达式33、由逻辑图到真值表的转换逻辑图逻辑表达式11最简与或表达式化简2&A≥1CBBAACY≥1≥12从输入到输出逐级写出最简与或表达式3逻辑状态表3例:逻辑电路如图所示，试写出逻辑式，并化简之，列出状态表A01010101B00110011C00001111F11111111例:画出的逻辑图，列出其逻辑状态表&&ABCF≥1≥1A01010101B00110011C00001111F111000008.3

组合逻辑电路的分析与设计

组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。组合逻辑电路框图X1XnX2Y2Y1Yn......组合逻辑电路输入输出8.3.1组合逻辑电路的分析(1)由逻辑图写出输出端的逻辑表达式(2)运用逻辑代数化简或变换(3)列逻辑状态表(4)分析逻辑功能已知逻辑电路确定逻辑功能分析步骤：例1：分析下图的逻辑功能

(1)写出逻辑表达式Y=Y2Y3=AABBAB...AB..AB.A..ABBY1.AB&&&&YY3Y2..(2)应用逻辑代数化简Y=AABBAB...

=AAB+BAB..=AB+AB反演律

=A(A+B)+B(A+B)..反演律

=AAB+BAB..

(3)列逻辑状态表ABY001100111001Y=AB+AB=AB逻辑式

(4)分析逻辑功能输入相同输出为“0”，输入相异输出为“1”，称为“异或”逻辑关系。这种电路称“异或”门。

=1ABY逻辑符号(1)写出逻辑式例2：分析下图的逻辑功能.A

B.Y=ABAB

.A•B化简&&11.BAY&A

B

=AB+AB

(2)列逻辑状态表Y=AB+AB(3)分析逻辑功能

输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门”)

,可用于判断各输入端的状态是否相同。=AB逻辑式

=1ABY逻辑符号=ABABY001100100111例：分析逻辑功能(1)写出逻辑表达式(2)应用逻辑代数化简(3)列逻辑状态表(4)分析逻辑功能输入相同输出为“1”，输入相异输出为“0”

。电路的作用：在采用几套设备同时工作的系统中，可采用“不一致电路”进行控制，一旦运行结果不一致，便由该电路发出报警信号，通知操作人员及时排除故障，确保系统的可靠性。该电路具有检查输入信号是否—致的逻辑功能，一旦输出为0，则表明输入不一致，通常称该电路为“不一致电路”。该电路的设计方案最简例3：分析下图的逻辑功能Y&&1.BA&C101AA写出逻辑式：=AC+BCY=AC•BC设：C=1封锁打开选通A信号BY&&1.BA&C001设：C=0封锁选通B信号打开例3：分析下图的逻辑功能B写出逻辑式：=AC+BCY=AC•BC8.3.2组合逻辑电路的设计根据逻辑功能要求逻辑电路设计(1)由逻辑要求，列出逻辑状态表(2)由逻辑状态表写出逻辑表达式(3)简化和变换逻辑表达式(4)画出逻辑图设计步骤如下：例1：设计一个三变量奇偶检验器。

要求:

当输入变量A、B、C中有奇数个同时为“1”时，输出为“1”，否则为“0”。用“与非”门实现。(1)列逻辑状态表(2)写出逻辑表达式取Y=“1”(或Y=“0”)列逻辑式取Y=“1”对应于Y=1，若输入变量为“1”，则取输入变量本身(如A)；若输入变量为“0”则取其反变量(如A)。0000

A

B

C

Y0011010101101001101011001111(3)用“与非”门构成逻辑电路在一种组合中，各输入变量之间是“与”关系各组合之间是“或”关系ABC00100111101111由卡图诺可知，该函数不可化简。0000

A

B

C

Y0011010101101001101011001111(4)逻辑图YCBA01100111110&&&&&&&&1010[例]有一个火灾报警系统，设有烟感、温感和紫外光感三种不同类型的火灾探测器。为了防止误报警，只有当其中两种或三种探测器发出探测信号时，报警系统才产生报警信号，试用与非门设计产生报警信号的电路。输入输出ABCY000001010011100101110111解：(1)

分析设计要求，建立真值表感三种不同类型的火灾探测器有烟感、温感和紫外光产生报警信号两种或三种探测器发出探测信号时，报警系统才与非门设计

报警电路的输入信号为烟感、温感和紫外光感三种探测器的输出信号，设用

A、B、C表示，且规定有火灾探测信号时用

1表示，否则用

0表示。

报警电路的输出用

Y表示，且规定需报警时Y为1，否则

Y为0。由此可列出真值表如右图所示11110000(2)

根据真值表列逻辑式或画函数卡诺图函数的最小项表达式

1

1ABC01000111101

1(3)

用卡诺图化简法求出输出逻辑函数的最简与或表达式，再变换为与非表达式。Y=AB+AC+BC(4)

画逻辑图根据Y的与非表达式画逻辑图=AB·AC·BCABCY=AB·AC·BC例2:

某工厂有A、B、C三个车间和一个自备电站，站内有两台发电机G1和G2。G1的容量是G2的两倍。如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和G2均需运行。试画出控制G1和G2运行的逻辑图。

设：A、B、C分别表示三个车间的开工状态：

开工为“1”，不开工为“0”；

G1和

G2运行为“1”，不运行为“0”。(1)根据逻辑要求列状态表

首先假设逻辑变量、逻辑函数取“0”、“1”的含义。

逻辑要求：如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和G2均需运行。开工“1”不开工“0”运行“1”不运行“0”(1)根据逻辑要求列状态表0111001010001101101001010011100110111000ABC

G1G2(2)由状态表写出逻辑式ABC00100111101111或由卡图诺可得相同结果(3)化简逻辑式可得：10100101001110011011100001110010ABC

G1

G210001101(4)用“与非”门构成逻辑电路

由逻辑表达式画出卡诺图，由卡图诺可知，该函数不可化简。ABC00100111101111(5)画出逻辑图ABCABC&&&&&&&&&G1G2例8.3.3：设计一个电话机信号控制电路。电路有I0（火警）、I1（盗警）和I2（日常业务）三种输入信号，通过排队电路分别从L0、L1、L2输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路7400（每片含4个2输入端与非门）实现解：（1）列真值表：（2）由真值表写出各输出的逻辑表达式：输出输入0001000100010001××01×001L0L1L2I0I1I2（3）根据要求，将上式转换为与非表达式：

（4）画出逻辑图：

在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。本节分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。8.4常用组合逻辑电路8.4.1

加法器加法器:

实现二进制加法运算的电路进位如：0

0

0

0

11+10101010不考虑低位来的进位半加器实现要考虑低位来的进位全加器实现1半加器

半加：实现两个一位二进制数相加，不考虑来自低位的进位。AB两个输入表示两个同位相加的数两个输出SC表示半加和表示向高位的进位逻辑符号：半加器：COABSC半加器逻辑状态表A

B

S

C0000011010101101逻辑表达式逻辑图&=1..ABSC2全加器输入Ai表示两个同位相加的数BiCi-1表示低位来的进位输出表示本位和表示向高位的进位CiSi

全加：实现两个一位二进制数相加，且考虑来自低位的进位。逻辑符号：

全加器：AiBiCi-1SiCiCOCI(1)列逻辑状态表(2)写出逻辑式Ai

Bi

Ci-1

Si

Ci

0000000110010100110110010101011100111111逻辑图&=1>1AiCiSiCi-1Bi&&半加器构成的全加器>1BiAiCi-1SiCiCOCO例：1110011110001111用四个全加器组成一个逻辑电路，实现两个四位二进制数A和B的加法运算。当A=1101、B=1011时，结果如下：结果为1000，有进位。3．集成一位全加器74LS183是双一位全加器，输入信号为低位进位Ci和两个加数A、B，输出为全加和S与本级进位CO8.4.2

编码器把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。

n

位二进制代码有2n

种组合，可以表示2n

个信息。要表示N个信息所需的二进制代码应满足2nN常用的编码器有普通编码器和优先编码器(PriorityEncoder)两类，编码器又可分为二进制编码器和二—十进制编码器。1二进制编码器将输入信号编成二进制代码的电路。2n个n位编码器高低电平信号二进制代码键盘编码电路共有8个按键，相当于8个输入信号。有键按下时，对应的输入信号为低电平。为分辨究竟是哪个按键被按下，图中的编码器将8个按键分别用三位输出的不同状态000～111来表示，每一有效输入信号即可转化为其对应的编码而得到辨识。这实际上是3位二进制普通编码器。假设在任何时刻有且仅有一个键按下，即任何时刻8个输入信号I0～I7中总有一个且仅有一个输入为1，其余输入为0,可得到编码器的编码表I0I1 Y2I2I3

Y1I4I5I6

Y0I78线|3线编码器将十进制数0~9编成二进制代码的电路2二–

十进制编码器表示十进制数4位10个编码器高低电平信号二进制代码

列编码表：四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示0~9十个数码，最常用的是8421码。000输出输入Y1Y2Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)Y300011101000011110001101100000000001118421BCD码编码表

当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。

即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。二-十进制

优先编码器CT74LS4147编码器功能表I9Y0I8I7I6I5I4I3I2I1Y1Y2Y31111111111111输入(低电平有效)输出(8421反码)0

011010

0111110

10001110

100111110

1010111110

10111111110

110011111110

11011111111101110例:CT74LS147集成优先编码器(10线-4线)T4147引脚图低电平有效16151413121110912345678CT74LS4147【例8.4.1】分析图8.4.8所示电路的逻辑功能。【解】8421编码器的输出有D、C、B、A的“0~9”十种输入状态来决定，而D、C、B、A的状态影响着Y的状态。当译码器的输入端DCBA为0001，0011，0101，0111，1001五个BCD码时（分别与8421编码器的1，3，5，7，9五个输入端相对应），译码器输出高电平，Y=1。当Y=1时，发光二极管正常导通发亮。一位十进制数的判奇功能8.4.3

译码器和数字显示

译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。1二进制译码器8个3位译码器二进制代码高低电平信号例：

2-4线译码器（输出低电平有效）

输入

输出SA0A1Y0110000011001101110139功能表Y1Y2Y3111011101110111CT74LS139型译码器双2/4线译码器A0、A1是输入端Y0~Y3是输出端

S

是使能端S=0时译码器工作输出低电平有效CT74LS139型译码器(a)逻辑图；(b)外引线排列图(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y12Y02A12A02S+UCC109161514131211CT74LS139(b)双2/4线译码器A0、A1是输入端Y0~Y3是输出端

G

是使能端1&&&&11A0A1例：利用译码器分时将采样数据送入计算机总线2-4线译码器ABCD三态门三态门三态门三态门译码器工作总线译码器工作工作原理：(以A0A1=00为例)000总线2-4线译码器ABCD三态门三态门三态门三态门脱离总线数据全为“1”74LS138的译码器输

入输

出使能端选择CBA11111111101111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110=1、S2=0时该译码器处于工作状态，否则输出被禁止，输出高电平。

二进制译码器的应用很广，典型的应用有以下几种：

①实现存储系统的地址译码；

②实现逻辑函数；

③带使能端的译码器可用作数据分配器。CBA计算机中存储器单元及输入输出接口的寻址0单元1单元2单元3单元控制门控制门控制门控制门译码器A1A0Y0Y1Y2Y3或接口单元存储器单元

计算机中央控制单元

(CPU)数据线地址线单元选择线地址线数n寻址范围(可选择的单元数)n23416(单片机)(1K=1024)20(PC/XT)26(PC586)(1M=1KK)用译码器实现逻辑函数①写出函数的标准与或表达式（最小项之和），并变换为与非-与非形式；②画出用二进制译码器和与非门实现这些函数的接线图。n线—2n线译码器有2n个代码组合，包含了n变量函数的全部最小项。当译码器的使能端有效时，每个输出（一般为低电平输出）对应相应的最小项,即。因此只要将函数的输入变量加至译码器的地址输入端，并在输出端辅以少量的门电路，便可以实现逻辑函数。一般步骤：例：试利用3线－8线译码器74LS138设计一个多输出的组合逻辑电路。输出的逻辑函数式为：解：①最小项之和形式②化为与非－与非式③画逻辑电路CBA2

二-十进制显示译码器

在数字电路中，常常需要把运算结果用十进制数显示出来，这就要用显示译码器。二十进制代码译码器驱动器显示器gfedcba(1).半导体数码管

由七段发光二极管构成例：共阴极接法a

b

c

d

e

f

g

01100001101101低电平时发光高电平时发光共阳极接法abcgdef+dgfecbagfedcba共阴极接法abcdefg2.七段译码显示器Q3Q2Q1Q0agfedcb译码器二十进制代码(共阴极)100101111117个4位gfedcba七段显示译码器状态表gfedcbaQ3Q2Q1Q0a

b

c

d

efg000011111100000101100001001011011012001111110013010001100114010110110115011010111116011111100007100011111118100111110119输入输出显示数码74LS48七段译码器的功能表由真值表可以看出，为了增强器件的功能，在74LS48中还设置了一些控制端。这些控制端的功能如下：（1）试灯输入端LT：低电平有效。当LT＝0时，数码管的七段应全亮，与输入的译码信号无关。本输入端用于测试数码管的好坏。（2）动态灭零输入端RBI：低电平有效。当LT＝1、RBI＝0、且译码输入全为0时，该位输出不显示，即0字被熄灭；当译码输入不全为0时，该位正常显示。本输入端用于消隐无效的0。如数据0034.50可显示为34.5。（3）灭灯输入/动态灭零输出端RBOBI/：这是一个特殊的端钮，有时用作输入，有时用作输