第三节 组合逻辑电路

第九章数字电路基础

第三节组合逻辑电路第三节组合逻辑电路理解组合逻辑电路特点；了解典型组合逻辑电路（编码器、译码器、加法器）的功能与应用；掌握译码显示器的使用。

【教学目标】应知：

应会：会根据功能表正确使用典型集成编码器、典型集成译码器及典型集成译码显示器。【教学重点】典型集成编码器、典型集成译码器及典型集成译码显示器的认识及使用。

【难点分析】对于编码、译码过程的理解。第三节组合逻辑电路常用的组合逻辑电路有编码器、译码器、加法器等。组合逻辑电路:用基本逻辑门电路组成的逻辑电路称为组合逻辑电路，简称组合电路。任何时刻电路的输出状态直接由同一时刻的输入状态所决定，而与信号输入前的状态无关，即组合逻辑电路无记忆能力。组合逻辑电路的特点:一、编码器1．编码的概念数字电路中的编码是指将输入的各种信号（例如数字、文字、符号等）转换成若干位二进制码的过程。用来完成编码工作的数字电路称为编码器。一位二进制数只有0和1两个状态，可表示两种特定的含义；两位二进制数有00、01、10、11共4个状态，可表示4种特定含义，由此可知2n

个输入信号至少需用n位二进制码就可以完成编码，即需要n个输出口。

编码器一般都制成集成电路。一、编码器2．二—十进制编码器二—十进制编码器示意图将十进制的10个数字0～9编成二进制代码的电路称为二—十进制编码器。如右图所示。该编码器有十个输入信号；该编码器有四个输出信号；最常用的二—十进制编码器是8421BCD码编码器一、编码器2．二—十进制编码器74LS147是一种常用的8421BCD码集成优先编码器，其实物外形图及引脚功能如图所示。一、编码器[做中教]：74LS147功能测试电路分组试验总结2．二—十进制编码器一、编码器学生分组实验利用测试电路：（1）当输入端全为高电平观察输出情况；74LS147编码表十进制数（输入）

8421码（输出）

0111111111111111111111101110211111110×110131111110××11004111110×××1011511110××××101061110×××××10017110××××××1000810×××××××011190××××××××0110（3）当输入端有两个或两个以上为高电平时观察输出情况。（2）当输入只有一端为高电平时观察输出情况；记录观察结果并填表比较输出结果，讨论74LS147功能，体会优先权的意义。

一、编码器总结（3）74LS147为优先编码器，即当输入端同时输入两个或两个以上有效信号时，只接受优先级别高的输入信号编码。其优先级别为:由高至低（1）输入端、输出端均为低电平有效，即0表示有信号，1表示无信号。（2）当输入数据为十进制0时，只需要将全部数据输入端接高电平即可。一、编码器课堂练习1、当74LS147的输入端按顺序输入110101111时，输出为（）

A．1101B．1010C．1000D．1110

2、当74LS147的输入端按顺序输入111111111时，输出为（）

A．1111B．1010C．1000D．00003、当74LS147的输入端按顺序输入111011001时，输出为（）

A．0110B．1010C．1000D．1001CAD二、译码器1．译码的概念一个n位二进制数有2n个状态，可表示2n个特定含义，即可译出2n个信号。如电报局将每组4个十进制数字译成一个汉字就是译码。译码器是一种能把二进制代码所代表的特定含义翻译出来的一种组合逻辑电路。

译码是编码的逆过程。二、译码器2．二—十进制译码器将二进制代码译成10个十进制数字信号的电路称为二—十进制编码器。如右图所示。该译码器有A0、…、A3四个输入信号；该编码器有十个输出信号，也称为4线—10线译码器；最常用的二—十进制译码器有74LS42、74HC42、T1042、T4042等。二-十进制译码器示意图二、译码器2．二—十进制译码器

74HC42外形图及引脚功能如图所示。输入输出输出二、译码器[做中教]：74HC42功能测试电路分组试验总结2．二—十进制译码器二、译码器学生分组实验利用测试电路：（1）当输入端依次输入0000～1001时观察输出情况；74HC42译码表

输入端输出端00001111111110

00011111111101001011111110110011111111011101001111101111010111110111110110111011111101111101111111100010111111111001

0111111111（2）当输入端依次输入1010～1111时观察输出情况。记录观察结果并填表，总结74HC147功能特点。二、译码器

总结（3）当输入数据1010～1111六个超出10的无效状态时，输出皆为高电平，即74HC42集成电路能够自动拒绝伪码。

（1）输入端高电平有效、输出端为低电平有效。（2）当输入数据0000～1001时，依次输出～

十个信号，此时正常译码。二、译码器[做中教]：闪烁数码显示器

分组试验总结显示译码器的功能是将输入的BCD码译成能用于显示器件的十进制数的信号，并驱动显示器显示数字。

3．显示译码器

数字仪器仪表、数字钟等系统中，常常需要将测量数据和运算结果用十进制数码显示出来。二、译码器学生分组实验

用Proteus仿真软件，选择显示译码集成芯片74LS48及七段数码管，制作闪烁数码显示器如图所示。（1）当输入端DCBA依次输入0000～1001观察显示情况；（2）观察控制端电平变化情况与数码管显示情况的关系。

二、译码器

总结（1）显示译码器由显示译码集成电路（例74LS48）和显示器（例七段数码管）两部分组成。（2）显示译码集成电路的为消隐控制端，时译码器工作，时译码器七段全部熄灭不工作，借此形成闪烁效果。

二、译码器（1）显示译码集成电路

（2）数码显示器

作用是将输入的4个BCD码译成驱动数码管的信号，常用的有输出端Ya-Yg高电平有效的芯片，例如74LS48、74LS49、CT5449、CT4511等；输出端Ya-Yg低电平有效的芯片，例如74LS46、74LS47等。

简称数码管，常接在译码器的后面，显示译码结果。常用的数码管有半导体数码管、液晶数码管和荧光数码管等。下面以半导体数码管为例，说明显示器的工作情况。二、译码器

(a)发光线段分布图(b)发光线段组成的字形八段数码显示器半导体数码管的种类很多，按段数分为七段数码管和八段数码管，八段数码管比七段数码管多一个发光二极管单元（多一个小数点显示），它是由分布在同一平面内的8个发光线段的不同组合显示0～9十个数字及小数点的，如下图所示。二、译码器

半导体数码管按发光二极管单元连接方式分为共阳极数码管和共阴极数码管。其电路分别如下图所示。二、译码器

共阳极数码管在应用时应将公共极COM接到+5V电源，当某一字段发光二极管的阴极为低电平时，相应字段就点亮；当某一字段的阴极为高电平时，相应字段就不亮。

共阴极数码管在应用时应将公共极COM接到地线GND上，当某一字段发光二极管的阳极为高电平时，相应字段就点亮；当某一字段的阳极为低电平时，相应字段就不亮。二、译码器

半导体数码管按能显示多少个“8”还可分为1位、2位、4位数码管等。

半导体数码管有亮度高、字形清晰、体积小、工作电压低及寿命长等优点，缺点是电流大。三、加法器

1．半加器

半加器是完成两个1位二进制数相加的组合逻辑电路。所谓半加，是指只考虑本位数相加，而不考虑低位来的进位数，所以叫半加器。

2．全加器通常除了完成两个同位二进制数相加外，还要再加上低位来的进位数，这种加法称为全加。实现全加的组合逻辑电路叫全加器。在数字计算系统中，加、减、乘、除四则运算都是化为加法来进行的，所以加法器是最基本的运算器。加法器又分为半加器和全加器。

三、加法器

1．半加器

半加器是完成两个1位二进制数相加的组合逻辑电路。所谓半加，是指只考虑本位数相加，而不考虑低位来的进位数，所以叫半加器。

2．全加器通常除了完成两个同位二进制数相加外，还要再加上低位来的进位数，这种加法称为全加。实现全加的组合逻辑电路叫全加器。全加器产品多为中规模集成电路，它们的外引脚多为16个。

三、加法器

CC4008

它含有4个全加器，可完成4位二进制数的加法。它有A1～A4、B1～B4及C19个输入端，S1～S4及C05个输出端。其中C1为最低位进位数，C0为最高位进位数。

CC4008外引线排列图