第5章中央处理器

第五章中央处理器

本章要点

中央处理器的功能和组成；基本结构处理器的指令执行过程；实现指令功能的微操作系列的产生方法；控制器的设计方法；高性能计算机中的各种技术第五章中央处理器学习目标

本章需掌握的主要内容：

1.CPU功能和组成；

2.指令周期基本概念；

3.时序产生和控制方式；

4.微程序控制器设计技术；

5.硬布线控制器设计技术；

6.流水处理器，以及其他技术。

第五章中央处理器5.1CPU的组成和功能5.2指令周期5.3时序产生器和控制方式5.4微程序控制器5.5微程序设计技术5.6硬布线控制器5.7传统的CPU5.8流水CPU5.9RISCCPU5.10多媒体CPU

本章小结习题5.1CPU的组成和功能5.1.1CPU的功能5.1.2CPU的基本组成5.1.3CPU中的主要寄存器5.1.4操作控制器与时序产生器5.1.1CPU的功能CPU对整个计算机系统的运行是极其重要的，它具有如下四方面的基本功能：★指令控制

程序的顺序控制称为指令控制。★操作控制一条指令的功能往往是由若干个操作信号的组合来实现的，因此，CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信号送往相应的部件，从而控制这些部件按指令的要求进行动作。★时间控制

对各种操作实施时间上的定时称为时间控制。★数据加工

数据加工就是对数据进行算术运算和逻辑运算处理。CPU的由运算器、Cache和控制器三大部分组成。

5.1.2CPU的基本组成5.1.3CPU中的主要寄存器通用寄存器组在CPU中至少要有六类寄存器。这些寄存器用来暂存一个计算机字。根据需要，可以扩充其数目。1.数据缓冲寄存器（DR,MBR）2.指令寄存器（IR）3.程序计数器（PC,IP）4.地址寄存器（AR,MAR）5.累加寄存器（AC）6.状态条件寄存器（PSW,CCR） C,V,Z,S(N),P; T,I5.1.4操作控制器与时序产生器信息从什么地方开始，中间经过哪个寄存器或多路开关，最后传送到哪个寄存器，都要加以控制。在各寄存器之间建立数据通路的任务，是由称为操作控制器的部件来完成的。操作控制器的功能，就是根据指令操作码和时序信号，产生各种操作控制信号，以便正确地建立数据通路，完成某种运算等，从而完成取指令和执行指令的控制。数据通路是许多寄存器之间传送信息的通路。5.1.4操作控制器与时序产生器根据设计方法不同，操作控制器可分为时序逻辑型、存储逻辑型、时序逻辑与存储逻辑结合型三种。1.硬布线控制器采用时序逻辑技术来实现操作控制器2.微程序控制器采用存储逻辑来实现操作控制器3.前两种方式的组合5.2指令周期5.2.1

指令周期的基本概念5.2.2

非访内指令的指令周期5.2.3

取数指令的指令周期5.2.4

存数指令的指令周期5.2.5

空操作指令和转移指令的指令周期5.2.6

五条指令的取指和执行过程5.2.7

用方框图语言表示指令周期5.2.1

指令周期的基本概念指令周期：CPU从内存取出一条指令并执行这条指令的时间总和。CPU周期：又称机器周期，CPU访问一次内存所花的时间较长，因此用从内存读取一条指令字的最短时间来定义。时钟周期：通常称为节拍脉冲或T周期。一个CPU周期包含若干个时钟周期。5.2.2

非访内指令的指令周期非访内指令CLA需要两个CPU周期，如下图CLA指令5.2.3

取数指令的指令周期取数指令ADD的指令周期由三个CPU周期组成，如下图ADD指令5.2.4

存数指令的指令周期存数指令STA的指令周期由三个CPU周期组成，如下图STA指令5.2.5

空操作指令和转移指令的指令周期空操作指令“NOP”指令由两个CPU周期组成，NOP指令可用来调机之用。JMP指令的指令周期由两个CPU周期组成，如图JMP指令5.2.6

五条指令的取指和执行过程我们把前面的五条典型指令加以归纳，其取指和执行过程见CAI演示。

5.2.7

用方框图语言表示指令周期在进行计算机设计时，可以采用方框图语言来表示一条指令的指令周期。方框代表一个CPU周期，方框中的内容表示数据通路的操作或某种控制操作。菱形通常用来表示某种判别或测试，不过时间上它依附于紧接它的前面一个方框的CPU周期，而不单独占用一个CPU周期。我们把前面的五条典型指令加以归纳，用方框图语言表示的指令周期如下：【例1】下图为双总线结构机器的数据通路，M为主存(受R/W信号控制)，ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中yi表示y寄存器的输入控制信号，R1o为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。BUSABUSBIRIRiIRoPCPCiPCoARARiMR/WDRDRiDRoR0R0iR0oR1R2R3R3iR3oXXiYYiALUG+-R1iR2iR1oR2o(1)“ADDR2，R0”指令完成(R0)+(R2)→R0的功能操作，画出其指令周期流程图，假设该指令的地址已放入PC中。并列出相应的微操作控制信号序列。(2)“SUBR1，R3”指令完成(R3)-(R1)→R3的操作，画出其指令期流程图，并列出相应的微操作控制信号序列。

5.3时序产生器和控制方式5.3.1

时序信号的作用和体制5.3.2

时序信号产生器5.3.3

控制方式5.3.1

时序信号的作用和体制时序信号:CPU中一个类似“作息时间”的东西，使计算机可以准确、迅速、有条不紊地工作。计算机的协调动作需要时间标志，而时间标志则是用时序信号来体现的。硬布线控制器中，时序信号往往采用主状态周期-节拍电位-节拍脉冲三级体制。在微程序控制器中，时序信号比较简单，一般采用节拍电位-节拍脉冲二级体制。5.3.2

时序信号产生器微程序控制器中使用的时序信号产生器由时钟源、环形脉冲发生器、节拍脉冲和读写时序译码逻辑、启停控制逻辑等部分组成。启停控制逻辑节拍脉冲和读写时序译码逻辑环形脉冲发生器时钟脉冲源启动停机RD’WE’MREQ’IORQ’IORQMREQRDWET1T2T3T4φ5.3.2

时序信号产生器1.时钟源时钟源用来为环形脉冲发生器提供频率稳定且电平匹配的方波时钟脉冲信号。它通常由石英晶体振荡器和与非门组成的正反馈振荡电路组成，其输出送至环形脉冲发生器。2.环形脉冲发生器2.环形脉冲发生器5.3.3

控制方式即控制不同操作序列时序信号的方法，常用的有同步控制异步控制联合控制三种方式，其实质反映了时序信号的定时方式。

5.3.3

控制方式同步控制:在任何情况下，指令在执行时所需的机器周期数和时钟周期数都固定不变。根据不同情况，同步控制方式可选取如下方案：(1)采用完全统一的机器周期执行各种不同的指令。(2)采用不定长机器周期。(3)中央控制与局部控制结合。5.3.3

控制方式异步控制特点是：每条指令、每个操作控制信号需要多少时间就占用多少时间。这意味着每条指令的指令周期可由多少不等的机器周期数组成；也可以是当控制器发出某一操作控制信号后，等待执行部件完成操作后发“回答”信号，再开始新的操作。显然，用这种方式形成的操作控制序列没有固定的CPU周期数(节拍电位)或严格的时钟周期(节拍脉冲)与之同步。5.3.3

控制方式联合控制为同步控制和异步控制相结合的方式。（1）大部分操作序列安排在固定的机器周期中，对某些时间难以确定的操作则以执行部件的“回答”信号作为本次操作的结束；（2）机器周期的节拍脉冲数固定，但是各条指令周期的机器周期数不固定。

5.4微程序控制器5.4.1微命令和微操作5.4.2微指令和微程序5.4.3微程序控制器原理框图5.4.4微程序举例5.4.5CPU周期与微指令周期的关系5.4.6机器指令与微指令的关系5.4.1微命令和微操作微命令控制部件通过控制线向执行部件发出的各种控制命令。微操作执行部件接受微命令后所进行的操作。控制部件与执行部件通过控制线和反馈信息进行联系。简单运算器数据通路：节拍电位信号、节拍脉冲T、节拍脉冲信号R1X，R2

Y，+，ALUR2相容性微命令、相斥性微命令59101211’’’5.4.2微指令和微程序微指令在机器的一个CPU周期中，一组实现一定操作功能的微命令的组合。微程序实现一条机器指令功能的许多条微指令组成的序列。5.4.3微程序控制器原理框图微程序控制器主要由控制存储器、微指令寄存器和地址转移逻辑三大部分组成。一般情况下，一条机器指令执行需要一个取指CPU周期和若干个执行CPU周期取指微指令指令A执行CPU周期1指令A执行CPU周期2指令B执行CPU周期1指令B执行CPU周期2指令B执行CPU周期3控制字段测试字段微地址字段5.4.3微程序控制器原理框图1.控制存储器控制存储器用来存放实现全部指令系统的微程序，它是一种只读存储器。一旦微程序固化，机器运行时则只读不写。其工作过程是：每读出一条微指令，则执行这条微指令；接着又读出下一条微指令，又执行这一条微指令……。读出一条微指令并执行微指令的时间总和称为一个微指令周期。通常，微指令周期就是只读存储器的工作周期。控制存储器的字长就是微指令字的长度，其存储容量视机器的指令系统而定，即取决于微程序的数量。对控制存储器的要求是速度快，读出周期要短。5.4.3微程序控制器原理框图2.微指令寄存器微指令寄存器用来存放由控制存储器读出的一条微指令信息。其中微地址寄存器决定将要访问的下一条微指令的地址，而微命令寄存器则保存一条微指令的操作控制字段和判别测试字段的信息。

5.4.3微程序控制器原理框图3.地址转移逻辑在一般情况下，微指令由控制存储器读出后直接给出下一条微指令的地址，通常我们简称微地址，这个微地址信息就存放在微地址寄存器中。如果微程序不出现分支，那么下一条微指令的地址就直接由微地址寄存器给出。当微程序出现分支时，意味着微程序出现条件转移。在这种情况下，通过判别测试字段P和执行部件的“状态条件”反馈信息，去修改微地址寄存器的内容，并按改好的内容去读下一条微指令。地址转移逻辑就承担自动完成修改微地址的任务。

5.4.4微程序举例00000000000000001111110

000000010100010010010000000

0000

1001

0100010011000000001

0000

10100101001001000000000

10015910121159取指微指令000000000000000011111100000CPU周期1000101000100100100000000000CPU周期2100101000100110000000010000CPU周期31010010100100100000000010011010….1100….DRARPC内存运算器控制4.5CPU周期与微指令周期的关系一般在微程序控制器中:微指令周期=读出微指令的时间+执行该条微指令的时间下图示出了某小型机中CPU周期与微指令周期的时间关系：5.4.6机器指令与微指令的关系【问】一会儿取机器指令，一会儿取微指令，它们之间到底是什么关系?1.一条机器指令对应一个微程序，这个微程序是由若干条微指令序列组成的。因此，一条机器指令的功能是由若干条微指令组成的序列来实现的。简言之，一条机器指令所完成的操作划分成若干条微指令来完成，由微指令进行解释和执行。2.从指令与微指令，程序与微程序，地址与微地址的对应关系来看，前者与内存储器有关，后者与控制存储器有关。

3.每一个CPU周期对应一条微指令。【例2】设某计算机运算器框图如图，其中ALU为16位的加法器，SA,SB为16位暂存器。4个通用寄存器读、写控制功能见下表。机器采用微程序控制方式，其微指令周期如图。其中读ROM是从控存中读出一条微指令时间，为1μs；ALU工作是加法器做加法运算，为500ns；m1是读寄存器时间，为500ns；m2是写寄存器的工作脉冲宽度，为100ns。读控制写控制RRA0RA1选择WWA0WA1选择100R0100R0101R1101R1110R2110R2111R3111R30**不读0**不写5.4.6机器指令与微指令的关系微指令字长12位，微指令格式如下(未考虑顺序控制字段)要求：用二进制代码写出指令执行阶段的微程序：(1)“ADDR0，R1”指令，即(R0)+(R1)→R1(2)“SUBR2，R3”指令，即(R3)-(R2)→R3(3)“MOVR2，R3”指令，即(R2)→(R3)~ResetSB->ALUSB->ALULDSBLDSAWRWA0WA1RA0RA1【解】画出三条指令的微指令的微程序流程图如下指令微程序代码ADD00**1010000001**10010000**0101001001SUB11**1010000010**10010000**1101000101MOV10**10100000**1101001011三条指令执行阶段的微程序列于下表，其中*表示随意~ResetSB->ALUSB->ALULDSBLDSAWRWA0WA1RA0RA15.4.6机器指令与微指令的关系机器指令、指令周期、CPU周期、T周期微命令、微指令、微程序指令周期取指令执行指令CPU周期CPU周期CPU周期微指令周期微指令周期微指令周期取微指令T周期执行微指令5.5微程序设计技术5.5.1微命令编码5.5.2微地址的形成方法5.5.3微指令格式5.5.4动态微程序设计5.5.1微命令编码微命令编码是指对微指令中的操作控制字段采用的表示方法。通常有以下三种方法：1.直接表示法其特点是操作控制字段中的每一位代表一个微命令。这种方法的优点是简单直观，其输出直接用于控制。缺点是微指令字较长，因而使控制存储器容量较大。5.5.1微命令编码2.编码表示法编码表示法是把一组相斥性的微命令信号组成一个小组(即一个字段)，然后通过小组(字段）译码器对每一个微命令信号进行译码，译码输出作为操作控制信号，结构如图。5.5.1微命令编码3.混合表示法这种方法是把直接表示法与字段编码法混合使用，以便能综合考虑指令字长、灵活性、速度等要求。5.5.1微命令编码[例]某机有8条微指令I1-I8，每条微指令所包含的微命令控制信号如下表所示。a-j分别对应10种不同性质的微命令信号。假设微指令的控制字段限制为8位，请安排微指令的控制字段格式。5.5.2微地址的形成方法微指令执行的顺序控制问题，实际上是如何确定下一条微指令的地址问题。通常，产生后继微地址有两种方法：1.计数器方式2.多路转移方式

5.5.2微地址的形成方法1.计数器方式在这种方法中，微地址寄存器通常改为计数器。在顺序执行微指令时，后继微地址现行微地址加上一个增量来产生；在非顺序执行微指令时，必须通过转移方式，使现行微指令执行后，转去执行指定后继微地址的下一条微指令。为此顺序执行的微指令序列就必须安排在控制存储器的连续单元中。特点：微指令的顺序控制字段较短，微地址产生机构简单。但是多路并行转移功能较弱，速度较慢，灵活性较差。5.5.2微地址的形成方法2.多路转移方式一条微指令具有多个转移分支的能力称为多路转移。在多路转移方式中，当微程序不产生分支时，后继微地直接由微指令的顺序控制字段给出；当微程序出现分支时，有若干“后选”微地址可供选择：即按顺序控制字段的“判别测试”标志和“状态条件”信息来修改微地址。特点：能以较短的顺序控制字段配合，实现多路并行转移，灵活性好，速度较快，转移地址逻辑需要用组合逻辑方法设计。5.5.2微地址的形成方法【例3】微地址寄存器有6位(μA5-μA0)，当需要修改其内容时，可通过某一位触发器的强置端S将其置“1”。现有三种情况：(1)执行“取指”微指令后，微程序按IR的OP字段(IR3-IR0)进行16路分支；(2)执行条件转移指令微程序时，按进位标志C的状态进行2路分支；(3)执行控制台指令微程序时，按IR4，IR5的状态进行4路分支。按多路转移方法设计微地址转移逻辑。5.5.2微地址的形成方法【解】按所给设计条件，微程序有三种判别测试，分别为P1，P2，P3。由于修改μA5-μA0内容具有很大灵活性，现分配如下：(1)用P1和IR3-IR0修改μA3-μA0；(2)用P2和C修改μA0；(3)用P3和IR5，IR4修改μA5，μA4。另外考虑时间因素T4(CPU周期最后一个节拍脉冲)，故转移逻辑表达式如下：μA5=P3·IR5·T4μA4=P3·IR4·T4μA3=P1·IR3·T4μA2=P1·IR2·T4μA1=P1·IR1·T4μA0=P1·IR0·T4+P2·C·T45.5.3微指令格式微指令的编译方法是决定微指令格式的主要因素。

微指令的格式大体分成两类：水平型微指令和垂直型微指令。1.水平型微指令

一次能定义并执行多个并行操作微命令的微指令，叫做水平型微指令。2.垂直型微指令

微指令中设置微操作码字段，采用微操作码编译法，由微操作码规定微指令的功能，称为垂直型微指令。水平型微指令：垂直型微指令：3.水平型微指令与垂直型微指令的比较(1)水平型微指令并行操作能力强，效率高，灵活性强，垂直型微指令则较差。(2)水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。(3)由水平型微指令解释指令的微程序，有微指令字较长而微程序短的特点。垂直型微指令则相反。(4)水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说，比较容易掌握。5.5.4动态微程序设计微程序设计技术有静态微程序设计和动态微程序设计之分。1.静态微程序设计2.动态微程序设计5.6硬布线控制器基本思想:硬布线控制器是早期设计计算机的一种方法。这种方法是把控制部件看作为产生专门固定时序控制信号的逻辑电路，而此逻辑电路以使用最少元件和取得最高操作速度为设计目标。一旦控制部件构成后，除非重新设计和物理上对它重新布线，否则要想增加新的控制功能是不可能的。这种逻辑电路是一种由门电路和触发器构成的复杂树形逻辑网络，故称之为硬布线控制器。硬联线控制器的结构如图：控制器的设计模型计算机，包括控制信号指令系统，指令编码指令译码器指令周期流程图，列出控制信号和时序信号控制器设计控制信号逻辑表达式硬布线逻辑图00000001001011101111LM=T0+T3(LDA+ADD+SUB)LA=T4·LDA+T5(ADD+SUB)ER=T1+T4(LDA+ADD+SUB)5.7传统的CPU5.7.1M6800CPU5.7.2Intel8088CPU5.7.3IBM370系列CPU5.7.4Intel80486CPU5.7.1M6800CPUM6800CPU是一个比较典型的单总线结构的微理器，字长为8位，包含算术逻辑运算部件ALU、各类寄存器和控制部件等。5.7.2Intel8088CPUIntel8088是一种通用的准16位微处理器，其内部结构为16位，与外部交换的数据为8位。它可以处理16位数据(具有16位运算指令，包括乘除法指令)，也可以处理8位数据。它有20条地址线，所以直接寻址能力达到1M字节。采用40条引线封装，单相时钟，电源为5V。8088CPU的内部结构如下：5.7.3IBM370系列CPUIBM370系列机中使用的CPU结构，字长32位，如下图所示：

5.7.4Intel80486CPU486CPU的特点：Intel80486是32位的CPU。其主要特点如下：(1)通过采用流水技术，以及微程序控制和硬布线逻辑控制相结合的方式，进一步缩短可变长指令的译码时间，达到基本指令可以在一个时钟周期内完成。(2)486芯片内部包含一个8KB的数据和指令混合性cache，为频繁访问的指令和数据提供快速的内部存储，从而使系统总线有更多的时间用于其他控制。(3)486芯片内部包含了增强性80387协处理器，称为浮点运算部件(FPU)。由于FPU功能扩充，且放在CPU内部，使引线缩短，故速度比80387提高了3-5倍。(4)486CPU的内部数据总线宽度为64位，这也是它缩短指令周期的一个原因。而外部数据总线的宽度也可以自动转换。(5)地址信号线扩充到32位，可以处理4GB的物理存储空间。如果利用虚拟存储器，其存储空间达64TB。(6)486CPU采用单倍的时钟频率，在CLK端加入的时钟频率，就是它内部CPU的时钟频率，因此大大增加了电路的稳定性。5.8流水CPU5.8.1并行处理技术5.8.2流水CPU的结构5.8.3流水线中的主要问题5.8.4pentiumCPU

5.8.1并行处理技术时间并行性的两种含义：同时性指两个以上事件在同一时刻发生；并发性指两个以上事件在同一时间间隔内发生。

计算机的并行处理技术主要有以下三种形式： 1.时间并行 2.空间并行 3.时间并行+空间并行5.8.2流水CPU的结构1.流水计算机的系统组成现代流水计算机的系统组成原理如图所示。其中CPU按流水线方式组织，通常由三部分组成：指令部件、指令队列、执行部件。这三个功能部件可以组成一个3级流水线。5.8.2流水CPU的结构为了使存储器的存取时间能与流水线的其他各过程段的速度相匹配，一般都采用多体交叉存储器。执行段的速度匹配问题：通常采用并行的运算部件以及部件流水线的工作方式来解决。方法包括：(1)将执行部件分为定点执行部件和浮点执行部件两个可并行执行的部分，分别处理定点运算指令和浮点运算指令；(2)在浮点执行部件中，又有浮点加法部件和浮点乘/除部件，它们也可以同时执行不同的指令；(3)浮点运算部件都以流水线方式工作。

5.8.2流水CPU的结构2.流水CPU的时空图计算机的流水处理过程非常类似于工厂中的流水装配线。为了实现流水，首先把输入的任务(或过程)分割为一系列子任务，并使各子任务能在流水线的各个阶段并发地执行。当任务连续不断地输入流水线时，在流水线的输出端便连续不断地吐出执行结果，从而实现了子任务级的并行性。5.8.2流水CPU的结构下面通过时空图来证明这明这个结论。图(a)表示流水CPU中一个指令周期的任务分解。WB5.8.2流水CPU的结构图(b)表示非流水计算机的时空图。

5.8.2流水CPU的结构图(c)表示流水计算机的时空图。

5.8.2流水CPU的结构图(d)表示超标量流水计算机的时空图。

5.8.2流水CPU的结构3.流水线分类指令流水线：指令步骤的并行。算术流水线：运算操作步骤的并行。处理机流水线：又称为宏流水线，是指程序步骤的并行。5.8.3流水线中的主要问题流水过程中通常会出现以下三种相关冲突，使流水线断流。1.资源相关2.数据相关3.控制相关

5.8.3流水线中的主要问题1.资源相关资源相关是指多条指令进入流水线后在同一机器时钟周期内争用同一个功能部件所发生的冲突。下表假定在时钟4时，I1与I4两条指令发生争用存储器资源的相关冲突。

解决资源相关冲突的办法：一是第I4条指令停顿一拍后再启动；二是增设一个存储器，将指令和数据分别放在两个存储器中、或用双端口存储器。5.8.3流水线中的主要问题2.数据相关在一个程序中，如果必须等前一条指令执行完毕后，才能执行后一条指令，那么这两条指令就是数据相关的。在流水计算机中，指令的处理是重叠进行的，前一条指令还没有结束，第二、三条指令就陆续地开始工作。由于多条指令的重叠处理，当后继指令所需的操作数，刚好是前一指令的运算结果时，便发生数据相关冲突。5.8.3流水线中的主要问题ADDR1，R2，R3SUBR4，R1，R5ANDR6，R1，R7如，ADD指令与SUB指令发生了数据相关冲突。5.8.3流水线中的主要问题解决数据相关冲突的办法：在流水CPU的运算器中设置若干运算结果缓冲寄存器，暂时保留运算结果，以便于后继指令直接使用，这称为“向前”或定向传送技术。如下表，ADD指令与SUB指令发生了数据相关冲突。3.控制相关

控制相关冲突是由转移指令引起的。当执行转移指令时，依据转移条件的产生结果，可能为顺序取下条指令；也可能转移到新的目标地址取指令，从而使流水线发生断流。为了减小转移指令对流水线性能的影响，常用以下两种转移处理技术：延迟转移法由编译程序重排指令序列来实现。基本思想是“先执行再转移”，即发生转移取时并不排空指令流水线，而是让紧跟在转移指令之后已进入流水线的少数几条指令继续完成。如果这些指令是与转移指令结果无关的有用指令，那么延迟损失时间片正好得到了有效的利用。转移预测法用硬件方法来实现，依据指令过去的行为来预测将来的行为。通过使用转移取和顺序取两路指令预取队列器以及目标指令cache，可将转移预测提前到取指阶段进行，以获得良好的效果。5.8.3流水线中的主要问题【例4】流水线中有三类数据相关冲突：写后读相关；读后写相关；写后写相关。判断以下三组指令各存在哪种类型的数据相关。(1)I1:ADDR1，R2，R3 ；(R2)+(R3)->R1I2:SUBR4，R1，R5 ；(R1)-(R5)->R4(2)I3:STAM(x)，R3 ； (R3)->M(x)， M(x)是存储器单元I4:ADDR3，R4，R5 ；(R4)+(R5)->R3(3)I5:MULR3，R1，R2 ；(R1)×(R2)->R3I6:ADDR3，R4，R5 ；(R4)+(R5)->R3流水线的吞吐率流水线的吞吐率（ThoughPutrate，TP）是指在单位时间内流水线所完成的任务数量或输出的结果数量。计算流水线吞吐率的最基本公式如下：TP=n/Tk假设各段执行时间等长的k流水线，每段执行时间为t（时钟周期），n为任务数，Tk=(k+n-1)t是处理完成n个任务所用的时间。

流水线吞吐率计算假设各段执行时间不等长的四段流水线，取指段的时间为t，译码段的时间为t，取数段的时间为3t，执行段的时间为t。为了便于计算假设取指和译码段总是连续执行的。流水线执行n条指令时其执行过程的时空图如下图所示：执行空间123取数123…译码123…取指123…时间从图中不难看出，第1条指令的执行时间是6t；第二条指令在执行时停顿了两个周期，第2条指令的完成时间比第一条指令的完成时间晚3t；第3条、第4条......第n条与此相同。因此，该流水线执行n条指令的时间就是：6t+(n-1)3t流水线的实际吞吐率就是：n/(6t+(n-1)3t)流水线时间计算公式：一条指令所需时间+(指令条数-1)*时间最长的指令一段吞吐率公式：指令条数/流水线时间5.8.4PentiumCPUPentium的技术性能Pentium是Intel公司生产的超标量流水处理器，早期使用5V工作电压，后期使用3.3V工作电压。CPU的主频是片外主总线时钟频率(60MHz或66MHz)的倍频，有120，166，200MHz等多种。CPU内部的主要寄存器宽度为32位，故认为它是一个32位微处理器。但它通向存储器的外部数总线宽度为64位，每次总线操作可以同时传输8个字节。以主总线(存储器总线)时钟频率66MHz计算，64位数据总线可使CPU与主存的数据交换速率达到528MB/s。CPU外部地址总线宽度是36位，但一般使用32位宽，故物理地址空间为4096MB(4GB)。虚拟地址空间为64TB，分页模式除支持4KB页面外(与486相同)，还支持2MB和4MB页面。其中2MB页面的分页模式必须使用36位地址总线。CPU内部分别设置指令cache和数据cache，外部还可接L2cache。CPU采用U，V两条指令流水线，能在一个时钟周期内发射两条简单的整数指令，也可发射一条浮点指令。操作控制器采用硬布线控制和微程序控制相结合的方式。大多数简单指令用硬布线控制实现，在一个时钟周期内执行完毕。对微程序实现的指令，也在2-3个时钟周期内执行完毕。Pentium具有非固定长度的指令格式，9种寻址方式，191条指令，但是在每个时钟周期又能执行两条指令。因此它具有CISC和RlSC两者的特性，不过具有的CISC特性更多一些，因此被看成为一个CISC结构的处理器。以CISC结构实现超标量流水线，并有BTB方式的转移预测能力，堪称为当代CISC机器的经典之作。(1)超标量流水线超标量流水线是Pentium系统结构的核心。(2)指令cache和数据cache80486CPU中有8KB的指令和数据共用的cache。而奔腾CPU则分设指令cache和数据cache，各8KB。(3)浮点运算部件奔腾CPU内部包含了一个8段的流水浮点运算器。前4段为指令预取(PF)、指令译码(D1)、地址生成(D2)、取操作数(EX)，在U，V流水线中完成；后4段为执行1(X1)、执行2(X2)、结果写回寄存器堆(WF)、错误报告(ER)，在浮点运算部件中完成。