




版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
QuartusII快速操作指南
QuartusII
简介
QuartusII设计流程
项目(project)Project内容:
Allofthedesignfilesandotherrelatedfilesnecessaryforthesuccessfulcompilation,simulation,andprogrammingofadesign一个设计为一个Project,所有Project的内容包含在一个项目文件中。在设计开始时必须指定创建一个Project文件主要输入文件类型(filestype)QuartusIIProjectFile设计输入.qpfVHDLDesignFile.vhdVerilogDesignFile.vBlockDesignFile.bdfMemoryInitializationFile.mifSymbolFile.symQuartusIISettingsFile指配.qsfwaveformfiles仿真.vwf主要输出文件类型(filestype)ProgrammerObjectFile编程文件.pofSRAMObjectFile配置文件.sofPin-OutFile引脚输出文件(可用于核对硬件连接关系).pinQuartusII主菜单编译仿真编程File菜单Project菜单顶层设计文件设置电源估算文件生成将设计文件加入项目中Assignments菜单器件和引脚指配编译设置Processing菜单->启动编译启动仿真Tools菜单->器件编程看RTL电路图许可文件设置设计输入(designinput)设计输入步骤建立项目文件
File->NewProjectWizard
编写设计文件代码(或者画出原理图)
File->New->DeviceDesignFiles->
将设计文件加入到项目文件中
Project->Add/RemoveFileinProject
VHDL设计输入原理图设计输入VHDL设计输入
文件名称必须和ENTITY名一致原理图设计输入元件符号调入生成符号块绘制节点连线绘制节点总线连接绘制导线工具粘连(移动)线段选中原理图设计输入:符号调入按下mouse右键->原理图设计输入:符号调入(续前)库符号符号文件也可以是?VHDL代码得到!!如何 将VHDL设计文件
变成 符号文件(.sym)?将VHDL代码生成符号文件(*.sym)一个例子器件与引脚指配
(device&pinassignment)
通过对话窗指配Assignments->DeviceAssignments->Pins通过“*.qsf”文件指配 “XXX.qsf”是一个文本文件,包含了设计项目所有的配置信息,其中包括器件和引脚信息器件指配:Assignments->Device->
Device&PinOptions->UnusedPins未用引脚一般接地Device&PinOptions->Configuration引脚指配:Assignments->Pins->通过“*.qsf”文件指配#Pin&LocationAssignments#==========================set_location_assignmentPIN_1-toa0\[0\]set_location_assignmentPIN_2-toa0\[4\]set_location_assignmentPIN_3-toa0\[2\]编译和综合
(compilationandsynthesis)
如果编码设计完成 如果器件和引脚指配完成 那么 我们就可以开始完全编译了! 请进入:
Processing->Complitaion
看RTL图如果编译通过,那么我们还可以看
VHDL代码的RTL图
Tools->RTLViewer
仿真(simulation)QuartusII的simulation功能使得
FPGA代码设计和
PCB设计同步或者超前进行.必须选择进行那种类型?
Function&Timing如何启动仿真:
Processing->StartSimulation仿真(simulation):步骤建立“.VWF”文件
File->New->OtherFiles->VectorWaveformfile
设置仿真的时间分辨率和仿真时长Edit->EndTimeEdit->GridSize选择仿真类型(Function&Timing)定义输入波形启动仿真:Processing->StartSimulation
观察仿真结果(输出信号的波形)选择仿真类型:Project->Setting->Simulator
定义输入波形编程与配置
(programandconfiguration)设置编程硬件(编程电缆选择)
Tools->Programmer->HardwareSetup设置下载模式
Tools->Programmer->Mode调入编程文件
Tools->Programmer->AddFile启动编程
Tools->Programmer->Start设置编程硬件(编程电缆选择)
Tools->Programmer->HardwareSetup设置下载模式
FPGA配置EPCS1,EPCS4等编程EPC2,CPLD等编程启动编程KX康芯科技图5-36SignalTap
II编辑窗
1.打开SignalTap
II编辑窗嵌入式逻辑分析仪使用方法
KX康芯科技2.调入待测信号嵌入式逻辑分析仪使用方法
3.SignalTapII参数设置KX康芯科技4.文件存盘嵌入式逻辑分析仪使用方法
KX康芯科技5.编译下载嵌入式逻辑分析仪使用方法
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- 【正版授权】 ISO/TR 23975:2025 EN Traditional Chinese medicine - Priority list of single herbal medicines for developing standards
- 2025年度店铺转租双方责任划分合同
- 2025年度房地产项目风险评估合同模板
- 2025年度财务合同签订与履行管理合同
- 2025年度铸件研发与生产承包协议
- 2025年度员工敬业度提升与企业文化融合合同
- 艺术创作活动的组织与管理计划
- 现代青年财务观念调查计划
- 财务内控体系的构建与完善计划
- 小学美术教育工作规划计划
- 【北京】施工现场安全生产标准化管理图集
- 部编版小学道德与法治五年级下册教案(全册)
- XXXXX医院肾友会活动方案
- 环境监理业务手册(word)
- 人文关怀与优质护理课件
- 知识图谱可视化-Neo4j(windows)
- 光伏电站作业危险点分析及预控措施手册
- 水文流量测验
- 第二讲共振理论、有机酸碱理论
- 研究性学习课题——有趣对联
- 电镀工业园项目可行性研究报告-用于立项备案
评论
0/150
提交评论