第七讲 ASIC的可编程器件实现方法 浙大信电系

第七讲

ASIC的可编程器件实现方法浙大微电子韩雁2011.41浙大微电子电路实现形式与成本的考量对于数量较大的专用集成电路,采用版图设计的方法进行批量生产较为合理但当数量较小,或仅是为某些样机研制样片

用可编程器件的方法来实现,将是更合理的选择2浙大微电子可编程器件简介可编程器件家族可编程只读存储器ROM系列可编程逻辑器件PLD系列规模和功能都上了一个档次的CPLD系列现场可编程门阵列FPGA系列可编程器件的编程方法工厂的掩膜编程方法可编程ROM系列中的ROM和可编程逻辑器件中的PLA用户的现场编程方法

除上面两类的其它器件用户现场编程方法有着十分明显的优越性,具有十分强大的生命力和发展潜力。

3浙大微电子1、可编程只读存储器系列ROM（ReadOnlyMemory）PROM（ProgrammableROM）EPROM（ErasablePROM）EEPROM/E2PROM（ElectricalEPROM）4浙大微电子ROM(工厂掩膜编程)5浙大微电子PROM（用户现场编程）熔丝型PROM单元结构 结破坏型PROM单元结构

称为一次性可编程只读存储器

6浙大微电子熔丝（Fuse）技术是用熔丝作为开关元件，这些开关元件平时（在未编程时）处于连通状态，加电编程时，在不需要连接处将熔丝熔断，保留在器件内的熔丝模式决定相应器件的逻辑功2.

反熔丝（Anti-Fuse）技术也称熔通技术，这类器件是用逆熔丝作为开关元件。这些开关元件在未编程时处于开路状态，编程时，在需要连接处的逆熔丝开关元件两端加上编程电压将其融通。几种编程技术7浙大微电子EPROM

（现场编程）采用可逆工作机理的“浮栅”雪崩注入MOS电路写入1：D端加高压，雪崩击穿，隧道效应，浮栅积累正电荷，形成反型层沟道读出：字线加高电平擦除：紫外光的照射可使浮栅上的电荷获得能量,穿过绝缘层,跑回衬底称为光可擦除式（可多次进行）

浮栅结构写入前全0

8浙大微电子

EEPROM（现场编程）

叠栅结构写入前全1写入0：D端Ge端同时加高压，雪崩击穿，隧道效应，浮栅积累负电荷，阻碍反型层沟道的形成。读出：D端Ge端同时加高电平擦除：D端加高压,Ge加0V,雪崩击穿发生,正电荷注入浮栅中和负电荷,存储单元由“0”变为“1”。称为电可擦除式（可多次进行）9浙大微电子2、可编程逻辑器件

PLD可编“与”逻辑、可编“或”逻辑的PLAProgrammableLogicArray可编“与”逻辑、固定“或”逻辑的PALProgrammableArrayLogicI/O端口亦可编程的GALGenericArrayLogic10浙大微电子任何组合逻辑的逻辑功能最终都可以转化为“与”之“或”的逻辑表达形式

F=ABC+BCD+AD对栅极进行选择性开引线孔的过程实际上就是对电路进行编程的过程PLA（工厂掩膜编程）与矩阵或矩阵11浙大微电子乘积项之和12浙大微电子PAL（现场可编程）

是一种现场可编程的PLA

参照PROM的现场可编程技术让设计者可自己“烧”逻辑（一次性器件）

13浙大微电子GAL(现场可编程)电可擦除的PAL（参照EEPROM叠栅工艺）可多次使用。输出端也设计成可编程的宏单元结构，通过对若干个变量的控制,可将输出设置成组合逻辑输出时序逻辑输出三态输出双向输入/输出

14浙大微电子3、CPLDComplexProgrammableLogicDevice复杂可编程逻辑器件是FPGA的雏形电路结构与FPGA类似，规模、资源比FPGA少FPGA与CPLD的辨别主要是根据其结构特点和工作原理：以乘积项方式构成逻辑行为的器件称为CPLD

以查表法方式构成逻辑行为的器件称为FPGA15浙大微电子FPGA与CPLD的区别CPLDFPGA程序存储内部EEPROMSRAM，外挂EEPROM资源类型组合电路资源丰富触发器资源丰富集成度低高使用场合完成控制逻辑完成比较复杂的算法速度慢快其他资源－锁相环保密性可加密一般不能保密16浙大微电子基本单元由三类模块组成CLB(ConfigurableLogicBlock)，实现各种逻辑操作,由组合逻辑部件、D触发器、多路选择器组成开关矩阵(SwitchingMatrix)，完成复杂的内部连接,也叫PIR(ProgrammableInterconnectResource)输入/输出模块(I/OBlock)，实现输入、输出、双向、延迟、三态等各种输入/输出功能4、FGPA(现场可编程逻辑阵列)17浙大微电子CLB模块主要组成部件：逻辑函数发生器触发器数据选择器函数发生器基于查找表LUT单元18浙大微电子SM模块通过自动布线实现各种电路的连接PIR由许多金属线段构成，这些线段带有可编程开关19浙大微电子I/0Block输入触发器输入缓冲器输出触发/锁存器输出缓冲器每个IOB控制一个引脚它们可被配置为输入输出双向20浙大微电子其它辅助元器件和连线PIPs--ProgrammbleInterconnectPoints

可编程的内连点BIBs--BidirectionalInterconnectBuffers

双向内连缓冲器VLL--VerticalLongLine

垂直长线,在垂直方向起快速通道作用HLL--HorizontalLongLine

水平长线,在水平方向起快速通道作用三态缓冲器(3-StateBuffer)全局网络(GlobalNet)等等21浙大微电子

FPGA内部样貌22浙大微电子FPGA产品

商品化的FPGA产品很多,且各有特点：由一块EPROM驱动,所有的ASIC设计数据都写入EPROM而不是直接写入FPGA芯片。将这块EPROM与FPGA芯片相连,工作时,在通电的瞬间,先由EPROM将其内部的设计数据灌入FPGA中的SRAM,形成具体的工作电路配置,完成ASIC的特定功能。断电后,SRAM上的这些数据自然丢失,又变成一块通用的FPGA芯片,可派作它用一次性的,将采用熔丝技术的PROM做在FPGA芯片内部,工作时可不必额外拖带一块EPROM电路23浙大微电子目前世界上有十几家生产CPLD/FPGA的公司，最大的四家是：ALTERA，XILINX，Lattice，Actel，其中ALTERA和XILINX占有了60%以上的市场份额FPGA生产厂商24浙大微电子Altera的主流产品分为两大类侧重低成本应用,容量中等,性能可以满足一般的逻辑设计要求,如Cyclone,CycloneII,V侧重于高性能应用,容量大,性能能满足各类高端应用,如Startix,StratixII等,用户可以根据自己实际应用要求进行选择。开发软件为QuartusⅡALTERA25浙大微电子Altera

CycloneV:2011年推出,28nm工艺,1.1v内核供电功能5CEA25CEA55CEA85CEB55CEB9等效逻辑单元（LE）25,00048,00075,000150,000300,000M10KRAM块(Kbits）1,5603,1204,6206,16012,760PLL44444DSP3978132220406存储器控制硬核11222支持I/O电压（V）1.1,1.2,1.5,1.8,2.5,3.326浙大微电子Altera

StratixII:2004年中期推出90um工艺,1.2v内核供电,大容量高性能FPGA功能EP2S15EP2S30EP2S60EP2S90EP2S130EP2S180自适应逻辑模块ALM

6,24013,55224,17636,38453,01671,760等效逻辑单元LE

15,60033,88060,44090,960132,540179,400M512RAM块(512bits)104202329488699930M4KRAM块(4Kbits）78144255408609768M-RAM块(512K）012469RAMbits419,3281,369,7282,544,1924,520,4486,747,8409,383,040DSP块（每个DSP包含4个18x18乘法器）121636486396锁相环（PLL）6612121212最大可用I/O管脚3585427028861,1101,15827浙大微电子ALM和LEALM由组合逻辑、两个寄存器和两个加法器构成组合部分含8个输入，包括一个查找表(LUT)，使用Altera获得专利的LUT技术，查找表可以在两个自适应LUT(ALUT)之间进行划分。一个完整的ALM可实现一个任意6输入功能，但是由于组合逻辑模块有8个输入，因此，一个ALM可以实现两个功能的各种组合。

一个等效逻辑单元LE

基本上可以看成由一个小型的LUT，一个D触发器和一个2to1选择器28浙大微电子Altera

Stratix

V:

2011年推出,28nm工艺,0.85v内核供电,大容量高性能FPGA功能5SGXA35SGXA45SGXA55SGXA75SGXA95SGXAB自适应逻辑模块（ALM）75,500113,000160,500234,750317,000397,000等效逻辑单元（LE）200,000300,000425,000622,000840,0001,052,000Registers302,000452,000642,000939,0001,268,0001,588,000M20KRAM块(20Kb）8001,3162,3042,5601,6002,016总嵌入RAM（Mbits）16264550313918x18乘法器3763765125121,0001,500支持I/O电压（V）1.2,1.5,1.8,2.5,3.329浙大微电子Xilinx的主流产品分为两大类侧重低成本应用，容量中等，性能可以满足一般的逻辑设计要求，如Spartan系列；侧重于高性能应用，容量大，性能能满足各类高端应用，如Virtex系列开发软件为ISEXilinx30浙大微电子Xilinx

Spartan-6:

2009年初推出，45nm工艺，面向低成本、低功耗应用DSP块内含18x18乘法器、加法器、累加器各1个器件逻辑单元最大BlockRAM（kb）DSP块存储器控制块最大用户I/O数价格（美元）XC6SLX43,840216801326-10XC6SLX99,15257616220010-15XC6SLX1614,57957632223213-25XC6SLX2524,05193638226620-42XC6SLX4543,6612,08858235830-52XC6SLX7574,6373,096132440852-80XC6SLX100101,2614,824180448063-137XC6SLX150147,4434,824180457697-18031浙大微电子XilinxVirtex-4:1.2vSlicesRAM块DSP块备注4VLX1561444832每个RAM块容量是18Kbit，