如何使用Cadence进行原理图设计20150418_第1页
如何使用Cadence进行原理图设计20150418_第2页
如何使用Cadence进行原理图设计20150418_第3页
如何使用Cadence进行原理图设计20150418_第4页
如何使用Cadence进行原理图设计20150418_第5页
已阅读5页,还剩133页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

目录第I篇 4第一章设计流程 41.1Capture设计流程 41.2Capture工作界面 61.3Capture常用文档类型 7第二章设置原理图设计环境 82.1新项目建立 82.2系统属性设置 102.3页面参数设置 172.4建立标题栏 20第三章元件的建立 243.1绘制元件 24第四章原理图的绘制 344.1.新建project 344.2拼接式电路图的绘制 364.3全局封装和值的指定 38第五章设计后续处理 445.1电气规则设置与检查 445.2自动零件编序 565.3网络表的产生 595.4元件清单输出 64第II篇 68第六章焊盘制作 68做热风焊盘时老是提示错误:ERROR-CouldNotGenerateShape 68Allegro从.brd文件中导出器件封装 73第七章元器件封装制作 77Allegro16.3怎样使用自己制作的封装库呢? 77capture中设置回软件默认的元件库 78第八章建立PCB板 78allegro导出DXF

文件 78Allegro中如何导入DXF文件 81画板框 84设板层 89设置PCBfootprint的路径 92导入网表 92第九章设置设计规则 96PCB常用显示说明 96将某对象添加到某subclass中 96Allegro如何设置原点 96示例1:将outline的左下角的坐标设为原点 96光模块走线基本规则 98如何设置布线默认过孔Via(Cadence16.0及以上版本) 98allegro16.2建立差分对,设置差分规则,差分走线 101添加subclass 107allegro如何隐藏飞线 108第十章布局(基础篇) 109按原理图方式进行摆放元件 109第十一章 109布线 109布线基础 109布线基础(1):布线的基本原则 109布线基础(2):布线的基本顺序 110布线基础(3):布线层 111布线基础(4):重要信号的布线 113布线基础(5):拓扑结构 117allegro中泪滴(teardrop)的添加与删除(一) 117allegro中泪滴(teardrop)的添加与删除(二) 117allegro中泪滴(teardrop)的添加与删除(三) 118实时显示走线长度 119第十二章后处理——发PCB制板长前的准备工作 119DatabaseCheck 119Tools\UpdataDRC 120设置NCParameters 120放置DRILLCHART表格 122出Artwork 124出Artwork前的准备工作 128文件分类打包 1301.PCB_Process_Instruction 1302.PCBPANELDRAWING 1323.GERBERFORPCB 1324.SURFACE_MOUNT_DIAGRAM 1325.GERBERFORSMT 1346.Drawing 1347.SCH 134附件1:《CADENCEorCADCAPTURE快捷键》 134附件2:《基础知识问答》 1361、什么是FANOUT布线 1362、如何在Allegro中测量距离 136附件3 137

第I篇第一章设计流程1.1Capture设计流程Capture设计流程从新建设计项目开始,设置原理图设计环境,新建元器件、绘制原理图和设计后续处理。

1.2Capture工作界面Capture有三个主要的工作窗口:1、项目管理窗口:管理与电路设计相关的原理图,调用的各种元件和生成的各种输出文件。2、原理图编辑窗口:相当于一张图纸。3、信息查看窗口:用于显示相关操作的提示或出错信息。项目管理窗口项目管理窗口原理图编辑窗口1.3Capture常用文档类型*.dsn—电路图文件 *.opj—项目管理文件 *.dat—网络表文件*.olb—图形符号库文件 *.lib—仿真模型描述库文件

第二章设置原理图设计环境2.1新项目建立2.1.1点选菜单:File>New>Project或者点击工具按钮,出现下面窗体:Name:项目名称,产生DSN文件的名称;AnalogorMixed-signalCircuit:本项目可以进行数/模混合仿真;PCBoardWizard:本项目可以用于印刷版图设计;ProgrammableLogicWizard:本项目用于可编程器件的设计;Schematic:本项目只进行原理图设计;Location:项目保存路径。2.1.2输入项目名称、选择设计用途、设置保存路径,点击OK即可完成新项目的建立,如下图:2.2系统属性设置2.2.1执行菜单:Options>Preferences…,出现下面窗体:Colors/Print:颜色显示设置与打印设置;UseDefaults:使用软件默认值。2.2.2GridDisplay(格点显示效果设置)SchematicPageGrid:电路图编辑页面格点Visible:格点是否显示GridStyle:格点显示形式GridSpacing:器件管脚之间的格点数目Pointersnaptogrid:自动抓取格点PartandSymbolGrid:元器件编辑页面格点2.2.3PanandZoom(画面移动速度和缩放比例设置)ZoomFactor:缩放比例,即点击ZoomIn或ZoomOut时放大或缩小的倍数AutoScrollPercent:当画线或移动元件到页面边缘时窗口自己卷动的速度2.2.4Select(选择)Intersecting:当鼠标画框选择元件时,只要选到元件的一部分就选中该元件FullyEnclosed:当鼠标画框选择元件时,需要选到元件的全部才能选中该元件Maximumnumber:设定多少以前元件被选取拖拽时,能将元件的原始线条结构显示出来2.2.5Miscellaneous(杂项)Undo:在保存文档时清除Undo/Redo纪录。TextRenderung:使用TrueType字体。Autorecover:使用文档自动恢复功能。Automaticallyreferenceplaced:在放置器件时自动产生元件序号,否则元件序号为:“?”。Preservereferenceoncopy:复制元件时是否保留元件序号IntertoolCommunication:原理图与PCB互标高亮网络或器件。WireDrag:设定是否允许对象搬移时造成电器线联机关系更改。2.3页面参数设置2.3.1在原理图绘制页面下,执行菜单:Options>SchematicPage>Properties出现下面窗体:Units:单位Inches:英寸Millimeters:毫米NewPageSize:选择页面的大小,可以选择Custom自定义页面的大小。2.3.2GridReference(页面边缘格设置):Horizontal:设置水平图边框Vertical:设置垂直图边框Alphabetic:设置编号以字母来显示Numertic:设置编号以数字来显示Ascending:编号顺序递增Descending:编号顺序递减BorderVisible:设置边框是否显示或打印GridReferenceVisible:设置边框参考格位是否显示或打印TitleBlockVisible:设置标题栏是否显示或打印2.4建立标题栏2.4.1设置标题栏选择菜单Options>DesignTemplate的TitleBlock标签页。注意:TitleBlockName所填写的名称必须与CAPSYM库中标题栏的名称相同。2.4.2放置标题栏选择菜单Place>TitleBlock….,选择需要放置的TitleBlock类型,点击OK后即可将其摆放在原理图编辑页面。

第三章元件的建立3.1绘制元件3.1.1在原理图绘制页面下,执行菜单:File>New>Library3.1.2在新增的Library1.olb的名称上按鼠标右键即会出现新增组件(NewPart)的选项,如下图所示:3.1.3选取NewPart选项来编辑一个新的组件,出现如下窗口来设定你所需要的元件Name:新建元件名称PartReferencePrefix:元件序号的开头字母PCBFootprint:新建元件的封装类型名称CreateConvertView:采用基本形式或等效形式表示MultiplePartPackage:PartPerPkg:一个封装下面有几个元件PackageType: PartNumbering:Homogeneous:多个Part外形完全相同 Alphabetic:元件序号以英文显示Heterogeneous:多个Part外形不完全相同 Numeric:元件序号以数字显示PinNumberVisible:元件管脚是否显示在这里我们以建立一个C8051F336元件为例,详细介绍建立新元件的步骤.输入将要建的元件名称等详细信息,点击OK.3.1.4绘制器件外形:选择右边工具栏中的绘制线段工具,绘制出器件外形。选取物件放置PIN脚选取物件放置PIN脚放置文字放置矩形框3.1.7添加器件管脚:点击place/pin或放置管脚。注意:A、在shape选项可以选择short可以使元器件所占位置小,以节省空间。B、对于不同PIN脚为相同名字的,比如电源VCC,GND的建议在type下设置为power,避免PCB是出现错误。3.1.8放完PIN后,将部分或所有管脚,点击右键选择Editproperties来编辑管脚属性。3.1.9特殊管脚名称的设置在新建元件的过程中间,我们可能会编辑一些如图所示的管脚名称,如加上“非”。我们只需要在名字的每个字母后面加\即可,如P\1\.\2\:

第四章原理图的绘制4.1.新建project新建project:点击File/new/project。4.1.2、进入Schematic窗口后,在窗口右边会出下图所示的工具栏,点击就选择所需元器件。可以添加自己的元件库:4.1.4、放置电源和地4.1.5、点击Place>Wire或点击键盘上的w或,即可在原理图编辑页面连接导线。注:在走线时,按住Shift键可以画任意角度的线段。4.2拼接式电路图的绘制新建project后,项目管理器窗口如图所示,与单页式电路图的项目管理窗口相同,在该窗口中按照下面步骤即可生成多页式电路图.用户可以按照4.1介绍的方法编辑电路图.4.2.2点击PlaceOffconnector(分页图纸间的接口)按钮,弹出如下PlaceOffconnector窗体,选择要放置的接口,放置在电路图页面即可.表示不同电路图页面之间电路的连接性.4.3全局封装和值的指定4.3.1在原理图中选中元件,双击弹出如下窗口,进行输入PCBFootprint和value。选中项目管理器中的(*dsn),执行Edit>Browse>Parts,出现右下显示的窗体:出现如下窗口:4.3.2在表中选择需要修改的元件,可以结合Shift或Ctrl键集体选择,然后执行菜单Edit>Properties,出现如下窗体.4.3.3在PCBFootprint栏中输入相应的元件封装名称

第五章设计后续处理5.1电气规则设置与检查5.1.1左键选中项目管理器(*.dsn);点击Tools>DesignRulesCheck或钮,调出如下设置对话框,该对话框包含“DesignRulesCheck”和“ERCMateix”等四个标签页。在“DesignRulesCheck”标签页,选择所需检查的选项(如下图所示)5.1.2当我们执行完DRC后在档案中会出现一个*.drc的文字报告文件。这份*.drc档案是一个文字叙述的档案:5.1.3规则检查矩阵Y轴的项目代表该连接的端点;斜边上的各项代表该行所连接的端点;行与交叉的方块表示该行的端点与该列的端点相连接时,程序将作何反应。5.1.4定位DRC出错的地方左键选中项目管理器中的(*.dsn),执行Edit>Browse>DRCMarkes选项,出现如下List:5.1.5找出未连接的信号线在DesignRulesCheck选择ERCMatrix窗口将Unconnected全部改为Error.回到DesignRuleCheck窗口将CheckUnconnectedNets选项打勾执行后即会产生一份文字说明未连接的信号线左键选中项目管理器中的(*.dsn),执行Edit>Browse>DRCMarkes选项,出现如下List:双击未连接的Pin,画面会跳至电路图未连接的信号,如下图:5.2自动零件编序5.2.1点击Tools>Annotate或按纽,调出如下对话框:5.2.2在编序完成前起其数字不一定是依序编列的,但编序完成后其数字即为一连串的数字,如下图所示:5.3网络表的产生在制作网络表之前,必须确认以下事项:1)元件序号是否排列2)电路图是否经过DRC检查3)属性数据是否完整,每个元件是否有元件封装点击tools/createnetlist调出如下对话框:注意:什么都不用改,在PCBEditor页勾选CreatePCBEditorNetlist前面的复选框,点击“确定”按钮即可。5.3.1输出Allgero格式的网络表,在对话框中选择PCBEditor的产生方式。PCBFootprint:指定PCB封装的属性名;CreatePCBEditorNetlist:只是产生Allegro格式的Netlist文件;常见错误:1、BOM、DRC不在同一个目录,可能导致netlist创建失败。5.4元件清单输出5.4.1点击Tools>BillofMaterials…或,产生材料清单,弹出如下对话框:LineItemDefinition:定义材料清单的内容Header:设置输出BOM表的第一行内容,”\t”为一个Tab分割Combinedpropertystring:设置输出BOM表的每一行内容,包括元件的那些属性Placeeachpartentryonaseparate:材料清单中每个器件信息占一行OpeninExcel:产生以Excel表格格式的BOMIncludeFile:在材料清单中是否加入其他文件注意:添加显示内容的格式:\t{属性名}

勾上,会比较好处理BOM。勾上,会比较好处理BOM。

第II篇第六章焊盘制作做热风焊盘时老是提示错误:ERROR-CouldNotGenerateShape做热风焊盘时老是提示错误:ERROR-CouldNotGenerateShapeE-(SPMHA1-66):Arcsegmentisoutsideoftheextents.热风设置如下把原点移动drawing的中心位置,能满足生成FLASH的尺寸就可以。原来软件默认原点在0,0所以画是有画到负数那边的就是其区域外边的所以不能画了,必须设置原点到新的位置,如下图:上图是原点在0,0位置即屏幕的左下角,改为10000,8000则新的坐标系中屏幕左下角变为-10000,-8000。这时中心在原点上负的部分也能画了。Allegro从.brd文件中导出器件封装打开.brd文件,File→Export→Libraries,除了Nolibrariesdependencies之外,所有选项都勾选上,设定好存放路径之后,Export!!注意事项:1.一般的,将.dra,.pad,.psm,.fsm,.fsm文件存入path\symbols文件夹,而将.txt文件存入path\devices文件夹,然后再在PCBEditor中设置路径:Setup→UserPreferences→DesignPaths中加载path\symbols路径到padpath和psmpath。2.若出现某些PackageSymbol不能调用的情况,有以下两种原因:情形一:该.pad文件需要重新修复。Tools→Padstack→ModifyDesignPadstack中saveas一下即可(没有实际操作过,感觉貌似用DBDoctor组件也可以吧,情形二:某些padstack包含Thermalreliefpad,而导出封装时未能导出.fsm文件。只需保证导出封装时勾选所有文件类型即可。例子:注意:没有勾选nolibrarydependencies会报错并失败;我们应该勾选该复选框,如下图,然后接皆大欢喜了。在使用从*.brd中导出来的PCBFootprint时会提示如下错误信息。对该类PCBFootprint需要做怎样的处理呢?第七章元器件封装制作Allegro16.3怎样使用自己制作的封装库呢?可以用文件编辑器打开env文件(路径在你home环境变量下的pcbenv文件夹下),添加下面这3行:setpadpath=d:\lib\pad;;注:这指的是设置你的焊盘库路径setpsmpath=d:\lib\psm;;注:这指的是设置你的psm库路径setdevpath=d:\lib\dev;;注:这指的是设置你的dev库路径需根据你的实际的路径,保存后重启allegro,即可调用你的本地方了capture中设置回软件默认的元件库“place”--“part”,在右边的“placepart”对话框中,查看“libraries”中是否有“DISCRETE”库,如果有的话,选择之,然后按键盘上的“R”,就有这个电阻元件了。如果没有,点击后面的那个“addlibrary”按钮,查找到“Discrete.olb”,添加之即可。再按照上述步骤操作。第八章建立PCB板allegro导出DXF

文件一、打开您的BRDFILE

二、显示好当前您要转出的层

三、file>>EXport>>DXF...

四、

五、

六、

完毕。Allegro中如何导入DXF文件执行菜单File>Import>DXF…出现下面窗体:2.选择DXF文件3.选择单位4.Layerconversionfile:会自动产生,或选择设置好的文件5.点击Edit/Viewlayers…出现下面新窗体:选择DXF层面,然后在选择下面的Class:Subclass:点击Map就可以了如果要在Allegro新建层面就可以点击右边的NewSubclass按钮,输入名字就可以了6、点击Import按钮,OK。画板框需要画Outline、packagekeepin和RouteKeepin。点Add→Line,看一下设一下控制面板,如下图:确认所画的为Outline后,其它默认即可.如下图:实际中我们可以用以输入坐标的方法精确画板框。画好长方形板框如下图:接下来应该加上元器件摆放区和可布线区:(实际就是设板边框留多少为不可走线区及放元器件区)所以我们用复制板框的命来来方便地完成就可以了,如下图点edit→Z-Copy后到控制面板选择并设置如上右图为设边框不可放元器件区为2mm,Contract为比边框小2mm,如选Expand则反之。都设设好后,点一下板框复制完成,如下左图,右图为加上RouteKeepin后的效果图,方法同上。板框就画好了。设板层默认是双面板。点Setup→Cross-section如下图所示,之后弹出设置界面。如上图默认界面为双层板,但显示的是5层,实际是双层板(即三层)AIR(SURFACE)层如果我们就是要画双层板不进行仿真的话一般都不用再上面设什么了。设置PCBfootprint的路径pcbfootprint要在PCBeditor软件中的setup\UserPreferences...\Paths\Library里面,设置好padpath(pad焊盘)和psmpath(psm封装)的路径,可以添加不同路径的封装,就是可以有好几个psm封装路径的,PCB封装必须包含psm和pad文件的导入网表1.首先要保证你的netlist文件必须保存在PCB工程的的02device文件夹里(建PCB工程后自动生成的)打开allegro之后,先建一个工程和BRD文件,保存后,点击netin,然后在importlogictype里选择designentrycisimportdirectory点击预览选择你刚才netlist放置的位置(即02device点到不能再点位置)OTHER栏里importnetlist选择你刚才生成的netlist文件2.在orcad中生成netlist文件打开orcad打开你要生成netlist的原理图,选中.dsn文件,然后选择tools—>createnetlist然后选择netlist的存放路径即02device。所以要生成netlist网表,必须先建一个PCB工程例子:选Cadence页,勾选DesignentryCIS(capture)、Always;在importdirectory选择到allegro文件目录,如F:/exercise/allegro;点击右上角的“importcadence”按钮即可。注意:不需要选择other。第九章设置设计规则PCB常用显示说明元件外框:areas/paragegeometry/silkscreen_bottomORsilkscreen_top将某对象添加到某subclass中Edit/change/optionboadgeometry的subclass的Xy层,再选“除外框的所有DXF线”。Allegro如何设置原点示例1:将outline的左下角的坐标设为原点使用下图第二个按钮,点击outline的左下角的点,在XX会显示其坐标值,比如(8100,,8500)将坐标值(8100,,8500)填到setup-designparameter-design标签下面的moveorigin里面。效果如下图。光模块走线基本规则IC焊盘: 0.3mm(or10mil)普通信号线: 0.2mm(or8mil)过0402焊盘的走线: 0.5mm(or18mil)地or电源过孔: VIA20CIR10普通过孔: VIA18CIR8电源走线线宽: MIN=15mil,MID=18mil,Tye=20mil差分线规则: 线宽8mil*8mil+线宽8mil(简称8*8),或线宽10mil*10mil+线宽10mil(简称10*10)shape之间距离: 10milRoutekeepin: 比outline收缩0.3mm或者10milPackgekeepin: 注意:文件统一用mm,减少过程中的单位变换。如何设置布线默认过孔Via(Cadence16.0及以上版本)在布线时,直接双击就可放置Via,很方便实用的说。。。但是如何设置默认放置的Via呢?尤其是针对Cadence16.0及以上版本??按以下步骤操作即可:1选中Setup->ConstraintManager,Physical->Physicalconstraintset下的AllLayers;2点中右侧PCS对应的via栏(单击即可),弹出EditViaList对话框;3在左边选择所需要的via类型,它会自动出现在右侧。将要默认的via类型up到第一,就ok了。

在画线的时候,默认via是对话框中第一项,也可以在options里切换其他via类型。只不过每次都切换很麻烦-N0l7S

W;H;[:t&]

.h&J6Y,}'b7w1w(^%r当然了,必需先指定padpath路径,在弹出的对话框里才会有你要的via.指定padpath路径:setup->userpreferenceseditor中,左侧选择design_paths,右侧中选择选择padpath和psmpath,这两个就是设置你所使用的焊盘库路径和封装库路径。在一般情况下,会默认你安装时候选择的路径。即:$padpath和$psmpath。元件封装的默认位置在candence/share/pcb/pcb_lib/symbolsallegro16.2建立差分对,设置差分规则,差分走线添加subclassSetup/subclass/boardgeometry/newsubclass,键入新的subclass名称,如Xy,回车就OK。allegro如何隐藏飞线第十章布局(基础篇)按原理图方式进行摆放元件

ALLEGRO不支持按原理图方式摆放,但可用代替方式来进行,在capture中建立用户自己定义的属性。A.在文件*.dsn中,选中一个page

。edit--browers

parts

选择OCCURENCES

OK

选中所有元件——ETIT--PROPERTIESnew弹出对话框NAME:输入PAGE

VALUE:输入1,

单击OK后,可以持到多出一个属性值Page1B.单击OK关闭BROWERS_SPREADSHEET对话框,关闭PARTS页。

C.重新创建工程网络表,以便把新加的属性加入到网络表中。注意生成网络列表的过程时,"createpcbEditroNetlis"

右边的SETUP

后,configurefile后边的EDIT,把PAGE=YES加入到配置文件中,保存。再后,勾选“createorupdatePCBeditorbord(NETREW)”

ALLOWUSERDEFINEDProp

一定要色选上。生成网络表,D.allegro导入网络表。注意导入时,勾选上CREATEUSER-DEFINEDPROPERTIESE.导入后,PLACEPLACEbyPROPERTY/VALUE.下拉,选择page及其它。第十一章布线布线基础布线基础(1):布线的基本原则†布线的基本原则:†Fixed的结构定位器件、安装孔不能移动;†信号线远离板边,至少20mil(通常以AntiEtch为准);†布线尽量短、直、少过孔、不跨分割线;†层面规划合理,横平竖直,相邻层垂直布线;†电源、重要信号优先处理;†同组BUS一起引出,最好是同组同层完成布线;†布线分区明确,区内信号不跨区处理,强干扰与敏感信号分开;†走线无多余线头、无多余VIA、不闭环;†线间距尽量的大,尽量满足3W原则;†电源平面相对地平面要内缩,尽量满足20H原则。布线基础(2):布线的基本顺序†布线的基本顺序:†A.分析单板的信号流向、功能模块等;†B.分析电源入口及整板电源的供给情况;†C.复杂的单板应对整体布线进行规划;†1>BGA等关键器件的布线通道的评估;†2>电源、地的分割;†a.主电源的分配,优先考虑主电源层面;†b.芯片Core电源的分配,尽量在平面层实现;†c.小电源的分配,可在平面层或布线层实现;†d.多地的分配,需考虑对应的电源平面与之相一致;†e.所有的电源均要确保有足够的载流通道。3>评估关键信号的布线通道及布线层的选择;4>评估禁止布线区对布线通道的影响。†D.在全面布线前,先对BGA器件进行FANOUT,其他器件的FANOUT可在具体布线过程中处理;†E.电源/地的PIN脚应在布线前做好FANOUT以留出空间;†F.时钟、差分等关键信号的处理,应优先考虑在地的相邻层;†G.总线(BUS)的布线,多节点总线的拓扑的实现;†H.控制信号线及其它信号线,在不干扰重要信号情况下完成连接即可。布线基础(3):布线层†A.层的概念元件层—用于布局主要芯片及芯片的FANOUT,通常指Top层;平面层—用于处理电源、地,通常为NEGA层;布线层—用于处理信号线,通常为POSI层;焊接层—用于器件焊接及布局小器件,通常指Bottom层。†B.层的选择一般情况下,Top层、Bottom层只用于器件的FANOUT,不用于布线的,特别是时钟、差分等高速信号(单、双面板,四层板例外);†平面层一般不能用于布线,特殊情况除外(如所有信号线无法在布线层完成,又不允许增加层数的情况下,可开放平面层的局部区域用于布线,此时层应设为POSI);†客户指定的层不能用于布线。†C.优选布线层†(1)优选布线层概念†1>夹在两地平面之间的布线层,是最佳的;†2>夹在地与电源平面的布线层,是次好的;†3>夹在两地平面之间的两相邻布线层,次之;†4>夹在地与电源平面之间的两相邻布线层,再次之;†5>夹在两电源平面之间的布线层,再次之†6>一般情况下,不允许连续三个布线层叠加。(2)优选布线层叠层最佳布线层较好布线层第三佳布线层第四佳布线层最差布线层一般不允许的布线层†D.相邻布线层†1>布线时,要垂直布线;†2>布线时,尽量避免重叠走线;†3>在无法做到垂直布线的情况下,允许重叠部分的走线要短,尽量控制在1000mil以内;†4>特殊情况下,对于重叠部分的走线,客户会有一定的要求,如重叠500mil,间距为2W;1000mil,间距为3W等。布线基础(4):重要信号的布线†重要信号的布线†A.重要信号的划分†1>时钟(*CLK*)、复位(*RST*、*RESET)、差分(DifferentialPair);†2>总线(BUS)、接口信号;†3>模拟信号、电源(Power);†4>在设计要求中提到的其他信号。†B.重要信号的布线原则†1>布线层优先考虑以GroundPlane为回流平面;†2>频率越高的,应优先处理;†3>信号易受干扰的,也应优先考虑;†4>布线尽量短、少拐角、少换层;†5>信号尽量以同一GroundPlane为参考,若换到另一地GroundPlane,最好能在过孔旁边追加地孔,以缩短回流面积。†C.重要信号的布线要求†1>时钟(Clock)、复位(Reset)信号的布线要求†a.短、直、少换层,当必须换层且参考平面不同时,建议在换层处加一个GroundVIA;†b.尽量布在GroundPlane的相邻层,当布在两相邻布线层时,不要平行布线,不要跨分割线;†c.当时钟以辐射状布线时,线距应满足3W原则,即线距≥2倍的线宽,远离其它信号;†d.绕等长时必须等幅等距,不可与其它信号线交错,尽量避免在BGA等器件内部绕线;†e.必要时可包地处理,必须间隔一定的距离追加GroundVIA;†f.时钟信号布线时尽量远离板边及接口电路,最好10mm以上。†2>差分(DifferentialPair)信号的布线要求†a.差分对内的间距要一致,中间不能有其它过孔;†b.信号要短、少拐角、少换层,尽量以GroundPlane为回流平面,不要跨分割线;†c.绕线时,两根信号线要一起绕,处理对内长度时,不要在信号线的中间绕,可在过孔处绕;†d.远离其它信号。†3>模拟信号的布线要求†a.信号线要尽量短、直、粗、少换层;†b.线间距尽量的大;†c.在空间允许的情况下,所有的信号都要做包地处理;†d.在自身区域内完成布线,远离数字信号。†BUS的布线†同组BUS尽量走在同一层;†从密集的区域往稀疏的区域处理,尤其是BGA区域,要从BGA往外引线,不要遗漏;†线间距尽量的大,至少能保证满足2W原则;†对于多节点BUS,应考虑好走线的拓扑;†换层时,孔与孔尽量整齐,间距尽量的大(以不打断内层Shape为佳);†考虑好是否需要换层、换层的位置及换层的次数。†BGA的布线†A.BGAFANOUT时,信号按常规线宽,电源统一用12milor15mil的线宽;†B.BGA必须FANOUT成十字架形式,十字通道中不能有任何的过孔;†C.BGA内最好做到每PIN每一VIA,所有信号必须以最短方式引出BGA;†D.0.8mmor1mm的BGA必须注意选择过孔类型,内层铜箔不能被割断;†E.大间距信号在BGA内以小间距处理,完成布线时尽可能调大间距;†F.非BGA内的信号不得从BGA下方穿过或绕线;†G.BGA内的信号线宽尽量与BGA外保持一致;†H.有时可考虑将BGA最外两圈PIN外引,以减小布线难度,但引线要尽量的短。†电源的布线†A.主电源要在电源平面层完成,要有足够的通道;†B.在平面层分割电源时,尽量避免成环状,要让电源能扇出;†C.电源平面相对地平面要内缩,尽量满足20H原则†D.处理电源时要注意滤波电容,必须遵从先大后小的原则;†E.芯片电源的滤波尽量不要共用,在空间允许的情况下,不要多个电源管脚共用一过孔;†F.电源换层时,要有足够的过孔,以满足总载流量。布线基础(5):拓扑结构†拓扑结构:†布线的拓扑结构是指一信号线的布线顺序及其结构;†PCB布线常用的两种基本拓扑结构;†A.菊花链(DaisyChain)拓扑结构†1>布线从驱动端开始,依次到达各接收端;†2>占用的布线空间较小;†3>不同的信号在接收端信号的接收是不同步的;†4>Stub要尽量的短;†B.星型(Star)拓扑结构†1>可以有效的避免信号不同步;†2>占用的布线空间大,在高密的PCB板中使得布线困难。allegro中泪滴(teardrop)的添加与删除(一)ROUTEGLOSSPARAMETERS...

选择“PADANDTCONECTIONFILLET”单击“PADANDTCONECTIONFILLET”前面的按钮,弹出具体的各种类型的泪滴设置,添加和删除泪滴可在

GLOSSADDFILLET/DELETEFILLET中进行。allegro中泪滴(teardrop)的添加与删除(二)1、泪滴(teardrop)的添加先打开所有的走线层,执行命令route->gloss->parameters..,出现对话框,点选padandTconnectionfillet,再点其左边的方格,点选circularpads,pins,vias,Tconnections./OK/GLOSS即可。加泪滴最好在出GERBER之前加。若要MODIFY板子,则要先删掉泪滴。2、泪滴(teardrop)的删除route-〉gloss-〉deletefillet,然后用鼠标框选整个电路板,然后在空白处点一下鼠标,最后点右键,doneallegro中泪滴(teardrop)的添加与删除(三)route/gloss/addfillet,在find设置栏选择需要加泪滴的类型,并可进入对应的属性对话框对泪滴效果进行设置,然后逐个添加泪滴。实时显示走线长度Setup\userpreferenceETC栏中勾选allegroetchlengthon第十二章后处理——发PCB制板长前的准备工作DatabaseCheck执行:Tools\Databasecheck…,弹出下图。勾选3个复选框,如右图,点击Check。Tools\UpdataDRC设置NCParameters执行Manufacture\NC\NCParameters弹出如下对话框。参数设置如下如所示,点击Close。注意:最下面的四个复选框,记得是1和3,这有待确认。放置DRILLCHART表格Manufacture\NC\DrillLegend弹出如下对话框。在Outputunit选项框选择设计过程中使用的单位,如Millmeter。点击OK,弹出如下界面,将其放置在合适的位置。出Artwork单击工具栏上的,或执行Manufacture\Artwork…,弹出如下对话框,如下左图。设置后如下图。GeneralParameters中的设置如下:Devicetype:选择GerberRs74XFormat:设置为5、5(同NC中的设置)Outputunits:选择设置过程中的单

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论