勇敢芯伴你玩转nios第5章qsys自定义组件设计

AlteraFPGA的芯入门指5Qsys AlteraFPGA的芯入门指 第5章Qsys自定义组件设 ADC组 DAC组 RTC组 所谓自定义组件，用的解释就如图5.1所示。NIOSII处理器是一个Master，这个们已经学习过的GPIO、UART、SystemID等等。ComponentLogic是用户自定义的逻辑，可FPGAIO口Qsys组件连接（NIOSII处理器）的接口，NIOSII系统中常用的总线接口是Avalon-MM或Avalon-ST。Avalon接口组件逻系统互联逻其他组件逻系统互联逻其他逻接口信系统互联逻系统互联逻Avalon接口digital_tube_controllerAvalon-MMNIOSII4位数NIOSII处理器发送到数据寄存器的32位数据显示到数码管上。6.2所示，在实例工程所在路径“…/cy4qsys/source_code/digital_tube_controller”下，3个*.v代码是数码管组件的Verilog工程源码。6.2digital_tube_controller组件源码存放路径这3个源码的层次关系如图6.3所示。digital_tube_controller6.2所示。接口定义中的方向均为相对于FPGA的信号方向。配置寄存器说明如图6.5所示，NIOSII处理器可以通过Avalon-MM总线该组件的数据寄存器和控制001例如，我们希望将十进制数据5498显示到数码管上，那么要依次往控制寄存器写那么只要依次往控制寄存器写0x0007、往数据寄存器写0x307。组件创建与配置…6.6LibraryNameQsysdigita_tube_contoller否用户加载组件时可配置，由于我们的ADDR_SIZE是固定值，不允许用户配置，所以在Editable一列不做勾选即可。 Conduit_endQsysQsys系统和外部接口的信号，通常是连接到FPGA引脚上的信号，它的SignalType固定为export。avalon_slave_06.11所示，尤其注意TimingAvalon-MM读写的时序参数，相应配置在ReadWaveformsWriteWaveforms中会示意出来。Component→DigitalTubeController”组件。6.16Library面板中，选择“Library→UserComponent→DigitalTubegeCte组件互联与引出器需要能够到这个数码管组件，须把NIOSII的数据总线（data_master）连接到数码管组件（avalon_slave_0）上，即图示的红色方框内的最右边一个实心点。QsysFPGA的引脚上，如图6.20所示，双击数码管外设external_connection一行的“Double-clickto”处。6.21external_connection一行出现了接口符号，说明ADCadc_controller组件通过Avalon-MM总线从机接口实现NIOSII处理器与ADCTLC549之间的数据传输。该组件产生TLC549数据所需的接口时序，定时ADC的采样数据到Avalon-MM总线可的数据寄存器中，供NIOSII处理器。6.21所示，在实例工程所在路径“…/cy4qsys/source_code/adc_controller”下，3个*.v代码是ADC组件的Verilog工程源码。6.21adc_controller组件源码存放路径这3个源码的层次关系如图6.22所示。AD接AD接AD接配置寄存器说明如图6.24所示，NIOSII处理器可以通过Avalon-MM总线该组件的数据寄存器和控制寄存器，实现TLC549AD采样值的。0adc_controller组件内部定时产生AD时序，的AD值。因此，NIOSII处理器若想获得的AD采样值，只需该组件的数据寄存器即可。组件创建与配置…在首先弹出的ComponentType页面中，如图6.25所示进行配置。6.26Files页面中，首先点击“+3个工程源码模块都添加进来；接着点击“yzeSynthesisFiles”对这3个模块进行综合编译；最后在“Top-levelModule”后面选择“adc_controller6.27ParametersparameterADDR_SIZE是固定值，不允许用户配置，所以在Editable一列不做勾选即可。 Conduit_endQsysQsys系统和外部接口的信号，通常是连接到FPGA引脚上的信号，它的SignalType固定为export。avalon_slave_06.29所示，尤其注意TimingAvalon-MM读写的时序参数，相应配置在ReadWaveformsWriteWaveforms中会示意出来。6.29adc_controller组件avalon_slave_06.30adc_controller组件conduit_end6.31adc_controller组件clock_sink6.32adc_controller组件reset_sinkComponent→ADCController”组件。组件添加与配置CntrollerDCContolle组件互联与引出CLOCK组件的相应信号上（图示红色方框内的左边两个实心点NIOSII处理器组件（avalon_slave_0）上，即图示的红色方框内的最右边一个实心点。DACdac_controller组件通过Avalon-MM总线从机接口实现NIOSII处理器与DACDAC5571之间的数据传输。该组件产生DAC5571读写的IIC总线接口所需的时序，在Avalon-MM总线可的数据寄存器值发生变化时，执行DAC5571DA转换数据的6.38所示，在实例工程所在路径“…/cy4qsys/source_code/dac_controller”下，3个*.v代码是DAC组件的Verilog工程源码。36.39dacDAC5571IIC总线时钟信号DAC5571IIC总线数据信号配置寄存器说明如图6.41所示，NIOSII处理器可以通过Avalon-MM总线该组件的数据寄存器，实现DA转换。0dac_controller组件内部实时判断当前已经写入DAC的数据与NIOSII处理器写入到组件创建与配置…在首先弹出的ComponentType页面中，如图6.42所示进行配置。6.43Files页面中，首先点击“+3个工程源码模块都添加进来；接着点击“yzeSynthesisFiles”对这3个模块进行综合编译；最后在“Top-levelModule”后面选择“dac_controller6.44ParametersparameterADDR_SIZE是固定值，不允许用户配置，所以在Editable一列不做勾选即可。 Conduit_endQsysQsys系统和外部接口的信号，通常是连接到FPGA引脚上的信号，它的SignalType固定为export。avalon_slave_06.46所示，尤其注意TimingAvalon-MM读写的时序参数，相应配置在ReadWaveformsWriteWaveforms中会示意出来。6.49dac_controller组件reset_sinkComponent→DigitalTubeController”组件。组件添加与配置CotrollerC_Cotole组件互联与引出CLOCK组件的相应信号上（图示红色方框内的左边两个实心点NIOSII处理器组件（avalon_slave_0）上，即图示的红色方框内的最右边一个实心点。超声波测距组ultrasound_controller组件通过Avalon-MM总线从机接口实现NIOSII处理器对超声波模回采反馈脉冲，并且对反馈脉冲进行中值滤波和距离值换算，最终获得以mm为单位的距如图6.55所示，在实例工程所在路径“…/cy4qsys/source_code/ultrasound_controller”6.55ultrasound_controller组件源码存放路径这7个源码的层次关系如图6.56所示。ultrasound_controller6.11所示。接口定义中的方向均为相对于FPGA的信号方向。配置寄存器说明如图6.58所示，NIOSII处理器可以通过Avalon-MM总线该组件的数据寄存器，读00ultrasound_controller组件内部定时发出脉冲用于触发超声波测距模块工作，超声波测到数据寄存器中。NIOSII处理器通过数据寄存器值获得实时的测距信息。…在首先弹出的ComponentType页面中，如图6.59所示进行配置。NameQsys6.60Files页面中，首先点击“+3个工程源码模块都添加进来（包括mult文件夹下的mul.qip文件接着点击“yzeSynthesisFiles”对ultasoun_cotroller6.61ParametersparameterADDR_SIZE是固定值，不允许用户配置，所以在Editable一列不做勾选即可。 Conduit_endQsysQsys系统和外部接口的信号，通常是连接到FPGA引脚上的信号，它的SignalType固定为export。avalon_slave_06.63所示，尤其注意TimingAvalon-MM读写的时序参数，相应配置在ReadWaveformsWriteWaveforms中会示意出来。Component→UltrasoundController”组件。组件添加与配置6.68Library面板中，选择“Library→UserComponent→Ultrasoundtctr组件互联与引出6.71Connections一列中，需要将超声波测距组件的时钟、复位信号分别CLOCK组件的相应信号上（图示红色方框内的左边两个实心点NIOSIIQsysFPGA的引脚上，双击超声波测距外设external_connection一行的“Double-clickto”处即可。RTCrtc_controller组件通过Avalon-MM总线从机接口实现NIOSII处理器对RTCPCF8563T的时间和日期数据读写操作。该组件定时的RTC数据到Avalon-MM的数据更新到RTC中。6.72rtc_controller组件源码存放路径这5个源码的层次关系如图6.73所示。RTC接PCF8563TIIC总线时钟信号RTC接PCF8563TIIC总线数据信号配置寄存器说明时数据寄存器分数据寄存器秒数据寄存器如图6.75所示，NIOSII处理器可以通过Avalon-MM总线该组件的数据寄存器，实现RTC时数据寄存器分数据寄存器秒数据寄存器0123秒数据rtc_controller组件内部定时RTC的秒、分、时数据，NIOSII处理器任意时刻读取到的数据寄存器值均为值。若NIOSII处理器希望更新当前RTC的秒、分、时信RTC数据的更新。组件创建与配置…在首先弹出的ComponentType页面中，如图6.76所示进行配置。6.77Files页面中，首先点击“+5个工程源码模块都添加进来；接着点击“yzeSynthesisFiles”对这3个模块进行综合编译；最后rtc_controller6.78ParametersparameterADDR_SIZE是固定值，不允许用户配置，所以在Editable一列不做勾选即可。 Conduit_endQsysQsys系统和外部接口的信号，通常是连接到FPGA引脚上的信号，它的SignalType固定为export。avalon_slave_06.80所示，尤其注意TimingAvalon-MM读写的时序参数，相应配置在ReadWaveformsWriteWaveforms中会示意出来。6.80rtc_controller组件Avalon_slave_06.81rtc_controller组件conduit_end6.83rtc_controller组件reset_sinkComponent→RTCController”组件。组件添加与配置CotrolerRC_otoller组件互联与引出CLOCK组件的相应信号上（图示红色方框内的左边两个实心点NIOSII处理器需要能够到这个RTC组件，须把NIOSII的数据总线（data_master）连接到RTC组件（avalon_slave_0）上，即图示的红色方框内的最右边一个实心点。矩阵按键组件button_controller组件通过Avalon-MM总线从机接口实现NIOSII4*4矩阵按键值。该组件定时产生矩阵按键扫描所需的各种电平变换，到按键扫描值到Avalon-MM总线可的数据寄存器中，并且产生可配置开关状态的中断信号给NIOSII处理器，NIOSII处理器可通过中断状态实时按键值。4个*.v代码是矩阵按键组件的Verilog6.89button_controller组件源码存放路径这4个源码的层次关系如图6.90所示。高电平有效，用于指示NIOSII配置寄存器说明如图6.92所示，NIOSII处理器可以通过Avalon-MM总线设置中断寄存器开启，001用于设定有按键触发时是否产生中断信号到器设定中断开启，则该组件在捕获到键值时产生中